基于Vreilog HDL的通信系统设计
出版时间:
2009-04
版次:
1
ISBN:
9787508462882
定价:
32.00
装帧:
平装
开本:
16开
纸张:
胶版纸
41人买过
-
随着电子技术的发展，当前的数字通信系统正朝着速度快、带宽大、体积小、集成度高的方向迅猛发展。推动该浪潮迅猛发展的引擎就是日趋进步和完善的FPGA设计技术。FPGA以其功能强大、开发周期短、投资少、可重复修改、开发工具智能以及软件可升级等特点成为通信系统领域硬件设计的先导。
本书综台几位作者多年的研究和实践经验，从Verilog HDL的基本语法知识开始，简要介绍M0delsim和Quartus软件的使用方法，再对数字信号处理关键技术的原理和实践、无线通信关键技术的原理和实践、有线通信关键技术的原理和实践进行全面的分析和介绍；最后给出FPGA的常用设计指导原则代码编写规范和实验指导。这种结构的安排旨在提高读者的工程实践能力，使读者在设计开发、应用过程中起到事半功倍的效果。
本书体系完整，内容编写思路大致按照基础知识、应用实例、设计指导、代码规范和实验来完成。本书适合作为高等院校通信、计算机专业本科生和研究生的教学用书，也可供有关技术培训及工程技术人员自学参考用。 前言
第一部分 基础篇
第1章 Verilog的基本知识
1.1 Verilog HDL的历史
1.2 Verilog HDL和VHDL的异同
1.3 EDA技术及其应用
1.3.1 EDA技术的发展
1.3.2 现代EDA技术的特点及应用
1.3.3 EDA技术的范畴和应用
1.3.4 EDA技术的发展
1.4 IP复用技术及SOC概况
1.4.1 IP核
1.4.2 系统芯片
1.5 本章小结
第2章 常用Verilog语法
2.1 模块
2.2 标识符、关键字和注释
2.2.1 标识符
2.2.2 关键词
2.3 数字值集合
2.3.1 值的集合
2.3.2 常量
2.3.3 变量
2.4 运算符和表达式
2.4.1 逻辑运算符
2.4.2 关系运算符
2.4.3 算术运算符
2.4.4 条件运算符
2.4.5 等式运算符
2.4.6 移位运算符
2.4.7 位拼接运算符
2.4.8 位运算符
2.4.9 缩减运算符
2.4.10 优先级别
2.5 行为语句
2.5.1 过程语句
2.5.2 条件语句
2.5.3 循环语句
2.5.4 阻塞赋值和非阻塞赋值
2.6 task和function说明语句
2.6.1 任务(task)
2.6.2 函数(function)
2.6.3 任务和函数的异同
2.7 编译预处理
2.7.1 宏替换'define
2.7.2 文件包含'include
2.7.3 时间尺度'timescale
2.7.4 条件编译'ifdef、'else、'endif
2.8 本章小结
第3章 功能仿真和下载配置
3.1 ModelSim仿真工具
3.1.1 ModelSim简介
3.1.2 ModelSim基本仿真流程
3.1.3 ModelSim仿真实例
3.1.4 常用的ModelSim仿真命令介绍
3.1.5 dataflow的应用
3.1.6 ModelSim代码覆盖率查看
3.2 Quartus Ⅱ的使用方法
3.2.1 Quaruts Ⅱ设计实例
3.2.2 应用RTL电路图观察器
3.2.3 Altera的IP Core的使用
3.3 下载配置设计
3.3.1 配置方式介绍
3.3.2 配置过程
3.3.3 配置接口电路
3.3.4 Altera公司下载电缆介绍
3.3.5 配置芯片介绍
3.4 本章小结
第二部分 实践篇
第4章 简单逻辑电路实现
4.1 简单组合逻辑电路的Verilog.HDL实现
4.1.1 基本门电路
4.1.2 译码器
4.1.3 数据选择器
……
第5章 数字滤波器设计
第6章 数字调制与解调系统设计
第7章 RS编译码系统设计
第8章 直接扩频通信系统设计
第9章 网络管理中UART系统设计
第10章 以太网物理层关键技术的Verilog HDL实现
第三部分 技巧和实验篇
第11章 FPGA设计指导原则和代码规范
第12章 实验设计指导
参考文献及参考资料
-
内容简介:
随着电子技术的发展，当前的数字通信系统正朝着速度快、带宽大、体积小、集成度高的方向迅猛发展。推动该浪潮迅猛发展的引擎就是日趋进步和完善的FPGA设计技术。FPGA以其功能强大、开发周期短、投资少、可重复修改、开发工具智能以及软件可升级等特点成为通信系统领域硬件设计的先导。
本书综台几位作者多年的研究和实践经验，从Verilog HDL的基本语法知识开始，简要介绍M0delsim和Quartus软件的使用方法，再对数字信号处理关键技术的原理和实践、无线通信关键技术的原理和实践、有线通信关键技术的原理和实践进行全面的分析和介绍；最后给出FPGA的常用设计指导原则代码编写规范和实验指导。这种结构的安排旨在提高读者的工程实践能力，使读者在设计开发、应用过程中起到事半功倍的效果。
本书体系完整，内容编写思路大致按照基础知识、应用实例、设计指导、代码规范和实验来完成。本书适合作为高等院校通信、计算机专业本科生和研究生的教学用书，也可供有关技术培训及工程技术人员自学参考用。
-
目录:
前言
第一部分 基础篇
第1章 Verilog的基本知识
1.1 Verilog HDL的历史
1.2 Verilog HDL和VHDL的异同
1.3 EDA技术及其应用
1.3.1 EDA技术的发展
1.3.2 现代EDA技术的特点及应用
1.3.3 EDA技术的范畴和应用
1.3.4 EDA技术的发展
1.4 IP复用技术及SOC概况
1.4.1 IP核
1.4.2 系统芯片
1.5 本章小结
第2章 常用Verilog语法
2.1 模块
2.2 标识符、关键字和注释
2.2.1 标识符
2.2.2 关键词
2.3 数字值集合
2.3.1 值的集合
2.3.2 常量
2.3.3 变量
2.4 运算符和表达式
2.4.1 逻辑运算符
2.4.2 关系运算符
2.4.3 算术运算符
2.4.4 条件运算符
2.4.5 等式运算符
2.4.6 移位运算符
2.4.7 位拼接运算符
2.4.8 位运算符
2.4.9 缩减运算符
2.4.10 优先级别
2.5 行为语句
2.5.1 过程语句
2.5.2 条件语句
2.5.3 循环语句
2.5.4 阻塞赋值和非阻塞赋值
2.6 task和function说明语句
2.6.1 任务(task)
2.6.2 函数(function)
2.6.3 任务和函数的异同
2.7 编译预处理
2.7.1 宏替换'define
2.7.2 文件包含'include
2.7.3 时间尺度'timescale
2.7.4 条件编译'ifdef、'else、'endif
2.8 本章小结
第3章 功能仿真和下载配置
3.1 ModelSim仿真工具
3.1.1 ModelSim简介
3.1.2 ModelSim基本仿真流程
3.1.3 ModelSim仿真实例
3.1.4 常用的ModelSim仿真命令介绍
3.1.5 dataflow的应用
3.1.6 ModelSim代码覆盖率查看
3.2 Quartus Ⅱ的使用方法
3.2.1 Quaruts Ⅱ设计实例
3.2.2 应用RTL电路图观察器
3.2.3 Altera的IP Core的使用
3.3 下载配置设计
3.3.1 配置方式介绍
3.3.2 配置过程
3.3.3 配置接口电路
3.3.4 Altera公司下载电缆介绍
3.3.5 配置芯片介绍
3.4 本章小结
第二部分 实践篇
第4章 简单逻辑电路实现
4.1 简单组合逻辑电路的Verilog.HDL实现
4.1.1 基本门电路
4.1.2 译码器
4.1.3 数据选择器
……
第5章 数字滤波器设计
第6章 数字调制与解调系统设计
第7章 RS编译码系统设计
第8章 直接扩频通信系统设计
第9章 网络管理中UART系统设计
第10章 以太网物理层关键技术的Verilog HDL实现
第三部分 技巧和实验篇
第11章 FPGA设计指导原则和代码规范
第12章 实验设计指导
参考文献及参考资料
查看详情
-
九品
北京市通州区
平均发货10小时
成功完成率92.75%
-
八五品
江苏省南京市
平均发货18小时
成功完成率82.69%
-
九品
安徽省亳州市
平均发货12小时
成功完成率97.75%
-
八五品
北京市昌平区
平均发货17小时
成功完成率97.11%
-
2009年 印刷
印次: 1
八五品
北京市昌平区
平均发货11小时
成功完成率97.14%
-
七五品
陕西省西安市
平均发货23小时
成功完成率85.12%
-
八品
陕西省西安市
平均发货23小时
成功完成率85.12%
-
八品
湖北省武汉市
平均发货4小时
成功完成率92.69%
-
九品
陕西省西安市
平均发货2小时
成功完成率79.43%
-
八五品
宁夏银川市
平均发货24小时
成功完成率72.51%
-
八五品
宁夏银川市
平均发货27小时
成功完成率65.53%
-
八五品
河南省洛阳市
平均发货22小时
成功完成率82.2%
-
九五品
山东省威海市
平均发货27小时
成功完成率16.67%
-
九五品
占位居中
