未读消息消息

购物车

我的订单

个人中心

店铺

我的订单收藏

拍卖

拍卖交易我的竞拍收藏

我的好友资金账户

卖家中心

客服 |

帮助中心 9:00-20:30 在线留言

客服电话

010-89648155

服务时间

客服咨询 8:00-21:00

纠纷处理 9:00-21:00

图书审核 9:00-18:00

监督与建议

请选择

手机孔网

国外电子与通信教材系列：数字设计与Verilog实现（第五版）

作者: [美] 马诺（M.Morris Mano）著 , [美] 奇莱蒂（Michael D.Ciletti）著 , 徐志军译 , 尹廷辉译 , 倪雪译

出版社: 电子工业出版社

出版时间: 2015-01

版次: 3

ISBN: 9787121246159

定价: 59.00

装帧: 平装

开本: 16开

纸张: 胶版纸

页数: 369页

字数: 615千字

正文语种: 简体中文

丛书: 国外电子与通信教材系列

分类: 教材教辅考试>教材>大学教材>工程技术

4 张插图图片

194人买过

　　《国外电子与通信教材系列：数字设计与Verilog实现（第五版）》是一本系统介绍数字电路设计的权威教材，旨在教会读者关于数字设计的基本概念。《国外电子与通信教材系列：数字设计与Verilog实现（第五版）》共分12章，内容涉及数字系统和二进制数、布尔代数与逻辑门、门级最小化，组合逻辑、同步时序逻辑、寄存器和计数器、存储器和可编程逻辑设备、寄存器传输级设计、异步时序逻辑、数字集成电路、标准IC和FPGA实验、标准图形符号等。全书结构严谨，内容深入浅出，紧密联系实际，教辅资料齐全。　　徐志军，解放军理工大学通信工程学院教授，硕士士生导师，研究领域为电路与系统、系统设计等。尹廷辉，解放军理工大学通信工程学院副教授。第1章数字系统与二进制数
1.1数字系统
1.2二进制数
1.3数制的转换
1.4八进制和十六进制数
1.5补码
1.6带符号的二进制数
1.7二进制码
1.8二进制存储与寄存器
1.9二进制逻辑
习题
参考文献
网络搜索主题

第2章布尔代数和逻辑门
2.1引言
2.2基本定义
2.3布尔代数的公理
2.4布尔代数的基本定理和性质
2.5布尔函数
2.6范式与标准式
2.7其他逻辑运算
2.8数字逻辑门
2.9集成电路
习题
参考文献
网络搜索主题

第3章门电路化简
3.1引言
3.2图形法化简
3.3四变量卡诺图
3.4和之积式的化简
3.5关条件
3.6与非门和或非门实现
3.7其他两级门电路实现
3.8异或函数
3.9硬件描述语言
习题
参考文献
网络搜索主题

第4章组合逻辑
4.1引言
4.2组合电路
4.3分析步骤
4.4设计步骤
4.5二进制加减器
4.6十进制加法器
4.7二进制乘法器
4.8数值比较器
4.9译码器
4.10编码器
4.11数据选择器
4.12组合电路的HDL模型
习题
参考文献
网络搜索主题

第5章同步时序逻辑
5.1引言
5.2时序电路
5.3存储元件：锁存器
5.4存储元件：触发器
5.5钟控时序电路分析
5.6时序电路的可综合HDL模型
5.7状态化简与分配
5.8设计过程
习题
参考文献
网络搜索主题

第6章寄存器和计数器
6.1寄存器
6.2移位寄存器
6.3行波计数器
6.4同步计数器
6.5其他计数器
6.6寄存器和计数器的HDL描述
习题
参考文献
网络搜索主题

第7章存储器和可编程逻辑器件
7.1引言
7.2随机存取存储器
7.3存储器译码
7.4检纠错
7.5只读存储器
7.6可编程逻辑阵列
7.7可编程阵列逻辑
7.8时序可编程器件
习题
参考文献
网络搜索主题

第8章寄存器传输级设计
8.1引言
8.2寄存器传输级定义
8.3HDL的寄存器传输级描述
8.4算法状态机（ASM）
8.5设计举例（ASMD流程图）
8.6设计举例的HDL描述
8.7时序二进制乘法器
8.8控制逻辑
8.9二进制乘法器的HDL描述
8.10用数据选择器进行设计
8.11竞争设计（软竞争条件）
8.12锁存设计（为什么浪费硅片？）
8.13语言的其他特性
习题
参考文献
网络搜索主题

第9章用标准IC和FPGA进行实验
9.1实验介绍
9.2实验1：二进制和十进制数
9.3实验2：数字逻辑门
9.4实验3：布尔函数化简
9.5实验4：组合电路
9.6实验5：代码转换
9.7实验6：使用数据选择器进行设计
9.8实验7：加法器和减法器
9.9实验8：触发器
9.10实验9：时序电路
9.11实验10：计数器
9.12实验11：移位寄存器
9.13实验12：串行加法
9.14实验13：存储器单元
9.15实验14：灯式手球
9.16实验15：时钟脉冲发生器
9.17实验16：并行加法器和累加器
9.18实验17：二进制乘法器
9.19VerilogHDL模拟实验和使用FPGA的快速原型验证

第10章标准图形符号
10.1矩形符号
10.2限定符号
10.3相关符号
10.4组合部件符号
10.5触发器符号
10.6寄存器符号
10.7计数器符号
10.8RAM符号
习题
参考文献
网络搜索主题
附录A半导体和CMOS集成电路
部分习题解答
内容简介:
　　《国外电子与通信教材系列：数字设计与Verilog实现（第五版）》是一本系统介绍数字电路设计的权威教材，旨在教会读者关于数字设计的基本概念。《国外电子与通信教材系列：数字设计与Verilog实现（第五版）》共分12章，内容涉及数字系统和二进制数、布尔代数与逻辑门、门级最小化，组合逻辑、同步时序逻辑、寄存器和计数器、存储器和可编程逻辑设备、寄存器传输级设计、异步时序逻辑、数字集成电路、标准IC和FPGA实验、标准图形符号等。全书结构严谨，内容深入浅出，紧密联系实际，教辅资料齐全。
作者简介:
　　徐志军，解放军理工大学通信工程学院教授，硕士士生导师，研究领域为电路与系统、系统设计等。尹廷辉，解放军理工大学通信工程学院副教授。
目录:
第1章数字系统与二进制数
1.1数字系统
1.2二进制数
1.3数制的转换
1.4八进制和十六进制数
1.5补码
1.6带符号的二进制数
1.7二进制码
1.8二进制存储与寄存器
1.9二进制逻辑
习题
参考文献
网络搜索主题

第2章布尔代数和逻辑门
2.1引言
2.2基本定义
2.3布尔代数的公理
2.4布尔代数的基本定理和性质
2.5布尔函数
2.6范式与标准式
2.7其他逻辑运算
2.8数字逻辑门
2.9集成电路
习题
参考文献
网络搜索主题

第3章门电路化简
3.1引言
3.2图形法化简
3.3四变量卡诺图
3.4和之积式的化简
3.5关条件
3.6与非门和或非门实现
3.7其他两级门电路实现
3.8异或函数
3.9硬件描述语言
习题
参考文献
网络搜索主题

第4章组合逻辑
4.1引言
4.2组合电路
4.3分析步骤
4.4设计步骤
4.5二进制加减器
4.6十进制加法器
4.7二进制乘法器
4.8数值比较器
4.9译码器
4.10编码器
4.11数据选择器
4.12组合电路的HDL模型
习题
参考文献
网络搜索主题

第5章同步时序逻辑
5.1引言
5.2时序电路
5.3存储元件：锁存器
5.4存储元件：触发器
5.5钟控时序电路分析
5.6时序电路的可综合HDL模型
5.7状态化简与分配
5.8设计过程
习题
参考文献
网络搜索主题

第6章寄存器和计数器
6.1寄存器
6.2移位寄存器
6.3行波计数器
6.4同步计数器
6.5其他计数器
6.6寄存器和计数器的HDL描述
习题
参考文献
网络搜索主题

第7章存储器和可编程逻辑器件
7.1引言
7.2随机存取存储器
7.3存储器译码
7.4检纠错
7.5只读存储器
7.6可编程逻辑阵列
7.7可编程阵列逻辑
7.8时序可编程器件
习题
参考文献
网络搜索主题

第8章寄存器传输级设计
8.1引言
8.2寄存器传输级定义
8.3HDL的寄存器传输级描述
8.4算法状态机（ASM）
8.5设计举例（ASMD流程图）
8.6设计举例的HDL描述
8.7时序二进制乘法器
8.8控制逻辑
8.9二进制乘法器的HDL描述
8.10用数据选择器进行设计
8.11竞争设计（软竞争条件）
8.12锁存设计（为什么浪费硅片？）
8.13语言的其他特性
习题
参考文献
网络搜索主题

第9章用标准IC和FPGA进行实验
9.1实验介绍
9.2实验1：二进制和十进制数
9.3实验2：数字逻辑门
9.4实验3：布尔函数化简
9.5实验4：组合电路
9.6实验5：代码转换
9.7实验6：使用数据选择器进行设计
9.8实验7：加法器和减法器
9.9实验8：触发器
9.10实验9：时序电路
9.11实验10：计数器
9.12实验11：移位寄存器
9.13实验12：串行加法
9.14实验13：存储器单元
9.15实验14：灯式手球
9.16实验15：时钟脉冲发生器
9.17实验16：并行加法器和累加器
9.18实验17：二进制乘法器
9.19VerilogHDL模拟实验和使用FPGA的快速原型验证

第10章标准图形符号
10.1矩形符号
10.2限定符号
10.3相关符号
10.4组合部件符号
10.5触发器符号
10.6寄存器符号
10.7计数器符号
10.8RAM符号
习题
参考文献
网络搜索主题
附录A半导体和CMOS集成电路
部分习题解答

查看详情

国外电子与通信教材系列：数字设计与Verilog实现（第五版）

内容简介:

作者简介:

目录: