Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输

Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
分享
扫描下方二维码分享到微信
打开微信,点击右上角”+“,
使用”扫一扫“即可将网页分享到朋友圈。
作者:
出版社: 人民邮电出版社
2008-11
版次: 1
ISBN: 9787115188083
定价: 63.00
装帧: 平装
开本: 16开
纸张: 胶版纸
页数: 441页
字数: 694千字
正文语种: 简体中文
  •   《XilinxISEDesignSuite10.xFPGA开发指南:DSP、嵌入式与高速传输》以XilinxFPGA的数字信号处理、嵌入式系统和高速传输技术的开发为主线,以深入浅出、图文并茂的方式,较为全面、详细地介绍了Xilinx公司的终极开发套件ISEDesignSuite10.1中DSP、MicroBlaze/PowerPC和MGT的操作方法,并精选了多个实例进行详细讲解。《XilinxISEDesignSuite10.xFPGA开发指南:DSP、嵌入式与高速传输》针对性强,内容结合了作者多年的开发经验,可满足实际工程开发的需求,具有很高的实践指导价值。 第1章 DSP设计工具SystemGenerator
    1.1 SystemGenerator概述
    1.1.1 SystemGenerator的主要用途
    1.1.2 SystemGenerator10.1的安装与主要特征
    1.1.3 SystemGenerator入门介绍
    1.2 利用SystemGenerator进行DSP设计
    1.2.1 SystemGenerator的FPGA开发流程
    1.2.2 系统级建模详解
    1.2.3 Sysgen导入另一工程
    1.2.4 可配置子系统的使用
    1.2.5 多时钟模块的Sysgen设计
    1.2.6 Sysgen中特殊模块的使用说明
    1.2.7 高性能FPGA设计的注意事项
    1.3 软硬件协同设计
    1.3.1 3种实现方法概述
    1.3.2 EDK设计中基本概念
    1.3.3 如何使用EDKProcessor模块
    1.3.4 嵌入式设计样例
    1.4 硬件协同仿真
    1.4.1 硬件协同仿真平台的安装
    1.4.2 硬件协同仿真的基本操作
    1.4.3 以太网协同仿真接口的配置
    1.4.4 共享存储器
    1.4.5 基于帧结构的矢量传输
    1.4.6 实时信号处理
    1.5 HDL模块的导入
    1.5.1 可综合的HDL代码要求
    1.5.2 ConfigurationWizard的配置
    1.5.3 可配置M文件
    1.5.4 HDL协同仿真
    1.5.5 HDL模块导入样例
    1.6 本章小节

    第2章 AccelDSP综合工具
    2.1 AccelDSP概述
    2.1.1 AccelDSP的安装及参数设置
    2.1.2 AccelDSP10.1新特性
    2.2 可综合M文件编程规范
    2.2.1 M文件整体设计架构
    2.2.2 数据类型简介
    2.2.3 基本操作符介绍
    2.3 使用AccelDSP进行系统设计
    2.3.1 AccelDSP的ISE设计流程
    2.3.2 创建一个工程
    2.3.3 定点模型详解
    2.3.4 优化硬件架构
    2.3.5 硬件接口协议
    2.3.6 FIR滤波器样例
    2.4 AccelWare应用介绍
    2.4.1 AccelWare基本用法
    2.4.2 AccelWare库
    2.5 本章小节

    第3章 数字信号处理系统开发实例
    3.1 实例介绍
    3.1.1 中频信号处理单元结构
    3.1.2 系统设计要求
    3.2 SystemGenerator实现
    3.2.1 设计方案
    3.2.2 工程模块介绍
    3.2.3 实例仿真验证
    3.3 AccelDSP实现
    3.3.1 设计方案
    3.3.2 AccelDSP实现详解
    3.3.3 实例仿真验证
    3.4 本章小节

    第4章 基于FPGA的可编程嵌入式开发技术
    4.1 可配置嵌入式系统(EDK)介绍
    4.1.1 基于FPGA的可编程嵌入式开发系统
    4.1.2 Xilinx公司的解决方案
    4.1.3 EDK10.1特征小结
    4.2 Xilinx嵌入式开发系统组成介绍
    4.2.1 片内微处理器软核MicroBlaze
    4.2.2 片内微处理器PowerPC
    4.2.3 常用总线结构
    4.2.4 IP核以及设备驱动
    4.2.5 系统设计方案
    4.3 EDK软件基本介绍
    4.3.1 EDK的介绍与安装
    4.3.2 EDK设计的实现流程
    4.3.3 EDK的文件管理架构
    4.4 XPS软件的基本操作
    4.4.1 XPS的启动
    4.4.2 利用BSB创建新工程
    4.4.3 XPS的用户界面
    4.4.4 XPS的目录结构与硬件平台
    4.4.5 在XPS中加入IPCore
    4.4.6 在XPS中定制用户设备的IP
    4.4.7 IP外设的API函数查阅和使用方法
    4.5 XPS软件的高级操作
    4.5.1 XPS的软件输入
    4.5.2 XPS中的设计仿真
    4.5.3 将EDK设计作为ISE设计的子系统
    4.5.4 XPS工程的实现和下载
    4.5.5 在线调试工具
    4.5.6 XPS中ChipScope的使用
    4.6 SDK软件的操作说明
    4.6.1 SDK的用户界面
    4.6.2 SDK的基本操作
    4.6.3 SDK的调试与运行操作
    4.7 嵌入式操作系统Xilkernel
    4.7.1 嵌入式操作系统的基本知识
    4.7.2 Xilkernel操作系统
    4.7.3 可加载库的说明
    4.7.4 Xilkernel的开发流程
    4.8 本章小结

    第5章 以太网接口的FPGA实现
    5.1 以太网技术基础
    5.1.1 以太网技术简介
    5.1.2 TCP/IP
    5.1.3 因特网的结构和路由
    5.1.4 因特网地址以及地址映射
    5.2 以太网接口的硬件设计方案
    5.2.1 整体实施方案
    5.2.2 硬件接口描述
    5.3 以太网接口的MicroBlaze实现
    5.3.1 DM9000的软、硬件驱动
    5.3.2 基于MicroBlaze完成以太网接口的开发
    5.4 本章小结

    第6章 基于FPGA的高速数据连接技术
    6.1 高速数据连接功能简介
    6.1.1 高速数据传输的背景
    6.1.2 Xilinx公司高速连接功能的解决方案
    6.2 实现吉比特高速串行I/O的相关技术
    6.2.1 吉比特高速串行I/O的特点和应用
    6.2.2 吉比特高速串行I/O系统的组成
    6.2.3 吉比特高速串行I/O的设计要点
    6.3 RocketI/O高速串行组件
    6.3.1 RocketI/O技术简介
    6.3.2 Aurora协议
    6.3.3 Virtex2Pro系列RocketI/O硬核模块
    6.3.4 Virtex5系列RocketI/OGTP硬核模块
    6.4 本章小结

    第7章 RocketI/O的开发实例
    7.1 RocketI/OGTP入门操作实例
    7.2 PCIExpress端点接口设计
    7.2.1 PCIExpress技术综述
    7.2.2 XilinxPCIExpress端点模块
    7.2.3 PCIExpress端点接口示例解读
    7.3 本章小结
    参考文献
  • 内容简介:
      《XilinxISEDesignSuite10.xFPGA开发指南:DSP、嵌入式与高速传输》以XilinxFPGA的数字信号处理、嵌入式系统和高速传输技术的开发为主线,以深入浅出、图文并茂的方式,较为全面、详细地介绍了Xilinx公司的终极开发套件ISEDesignSuite10.1中DSP、MicroBlaze/PowerPC和MGT的操作方法,并精选了多个实例进行详细讲解。《XilinxISEDesignSuite10.xFPGA开发指南:DSP、嵌入式与高速传输》针对性强,内容结合了作者多年的开发经验,可满足实际工程开发的需求,具有很高的实践指导价值。
  • 目录:
    第1章 DSP设计工具SystemGenerator
    1.1 SystemGenerator概述
    1.1.1 SystemGenerator的主要用途
    1.1.2 SystemGenerator10.1的安装与主要特征
    1.1.3 SystemGenerator入门介绍
    1.2 利用SystemGenerator进行DSP设计
    1.2.1 SystemGenerator的FPGA开发流程
    1.2.2 系统级建模详解
    1.2.3 Sysgen导入另一工程
    1.2.4 可配置子系统的使用
    1.2.5 多时钟模块的Sysgen设计
    1.2.6 Sysgen中特殊模块的使用说明
    1.2.7 高性能FPGA设计的注意事项
    1.3 软硬件协同设计
    1.3.1 3种实现方法概述
    1.3.2 EDK设计中基本概念
    1.3.3 如何使用EDKProcessor模块
    1.3.4 嵌入式设计样例
    1.4 硬件协同仿真
    1.4.1 硬件协同仿真平台的安装
    1.4.2 硬件协同仿真的基本操作
    1.4.3 以太网协同仿真接口的配置
    1.4.4 共享存储器
    1.4.5 基于帧结构的矢量传输
    1.4.6 实时信号处理
    1.5 HDL模块的导入
    1.5.1 可综合的HDL代码要求
    1.5.2 ConfigurationWizard的配置
    1.5.3 可配置M文件
    1.5.4 HDL协同仿真
    1.5.5 HDL模块导入样例
    1.6 本章小节

    第2章 AccelDSP综合工具
    2.1 AccelDSP概述
    2.1.1 AccelDSP的安装及参数设置
    2.1.2 AccelDSP10.1新特性
    2.2 可综合M文件编程规范
    2.2.1 M文件整体设计架构
    2.2.2 数据类型简介
    2.2.3 基本操作符介绍
    2.3 使用AccelDSP进行系统设计
    2.3.1 AccelDSP的ISE设计流程
    2.3.2 创建一个工程
    2.3.3 定点模型详解
    2.3.4 优化硬件架构
    2.3.5 硬件接口协议
    2.3.6 FIR滤波器样例
    2.4 AccelWare应用介绍
    2.4.1 AccelWare基本用法
    2.4.2 AccelWare库
    2.5 本章小节

    第3章 数字信号处理系统开发实例
    3.1 实例介绍
    3.1.1 中频信号处理单元结构
    3.1.2 系统设计要求
    3.2 SystemGenerator实现
    3.2.1 设计方案
    3.2.2 工程模块介绍
    3.2.3 实例仿真验证
    3.3 AccelDSP实现
    3.3.1 设计方案
    3.3.2 AccelDSP实现详解
    3.3.3 实例仿真验证
    3.4 本章小节

    第4章 基于FPGA的可编程嵌入式开发技术
    4.1 可配置嵌入式系统(EDK)介绍
    4.1.1 基于FPGA的可编程嵌入式开发系统
    4.1.2 Xilinx公司的解决方案
    4.1.3 EDK10.1特征小结
    4.2 Xilinx嵌入式开发系统组成介绍
    4.2.1 片内微处理器软核MicroBlaze
    4.2.2 片内微处理器PowerPC
    4.2.3 常用总线结构
    4.2.4 IP核以及设备驱动
    4.2.5 系统设计方案
    4.3 EDK软件基本介绍
    4.3.1 EDK的介绍与安装
    4.3.2 EDK设计的实现流程
    4.3.3 EDK的文件管理架构
    4.4 XPS软件的基本操作
    4.4.1 XPS的启动
    4.4.2 利用BSB创建新工程
    4.4.3 XPS的用户界面
    4.4.4 XPS的目录结构与硬件平台
    4.4.5 在XPS中加入IPCore
    4.4.6 在XPS中定制用户设备的IP
    4.4.7 IP外设的API函数查阅和使用方法
    4.5 XPS软件的高级操作
    4.5.1 XPS的软件输入
    4.5.2 XPS中的设计仿真
    4.5.3 将EDK设计作为ISE设计的子系统
    4.5.4 XPS工程的实现和下载
    4.5.5 在线调试工具
    4.5.6 XPS中ChipScope的使用
    4.6 SDK软件的操作说明
    4.6.1 SDK的用户界面
    4.6.2 SDK的基本操作
    4.6.3 SDK的调试与运行操作
    4.7 嵌入式操作系统Xilkernel
    4.7.1 嵌入式操作系统的基本知识
    4.7.2 Xilkernel操作系统
    4.7.3 可加载库的说明
    4.7.4 Xilkernel的开发流程
    4.8 本章小结

    第5章 以太网接口的FPGA实现
    5.1 以太网技术基础
    5.1.1 以太网技术简介
    5.1.2 TCP/IP
    5.1.3 因特网的结构和路由
    5.1.4 因特网地址以及地址映射
    5.2 以太网接口的硬件设计方案
    5.2.1 整体实施方案
    5.2.2 硬件接口描述
    5.3 以太网接口的MicroBlaze实现
    5.3.1 DM9000的软、硬件驱动
    5.3.2 基于MicroBlaze完成以太网接口的开发
    5.4 本章小结

    第6章 基于FPGA的高速数据连接技术
    6.1 高速数据连接功能简介
    6.1.1 高速数据传输的背景
    6.1.2 Xilinx公司高速连接功能的解决方案
    6.2 实现吉比特高速串行I/O的相关技术
    6.2.1 吉比特高速串行I/O的特点和应用
    6.2.2 吉比特高速串行I/O系统的组成
    6.2.3 吉比特高速串行I/O的设计要点
    6.3 RocketI/O高速串行组件
    6.3.1 RocketI/O技术简介
    6.3.2 Aurora协议
    6.3.3 Virtex2Pro系列RocketI/O硬核模块
    6.3.4 Virtex5系列RocketI/OGTP硬核模块
    6.4 本章小结

    第7章 RocketI/O的开发实例
    7.1 RocketI/OGTP入门操作实例
    7.2 PCIExpress端点接口设计
    7.2.1 PCIExpress技术综述
    7.2.2 XilinxPCIExpress端点模块
    7.2.3 PCIExpress端点接口示例解读
    7.3 本章小结
    参考文献
查看详情
好书推荐 / 更多
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
理想国译丛043:资本主义的未来
[英]保罗·科利尔 著
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
1789:三城记
[英]迈克·拉波特 著;夏天 译
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
当所有愿望实现:以自由,以死亡
[奥]托马斯·格拉维尼奇 著;刘海宁 译
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
寻找昨日书店
艾米·迈耶森 著;王马奇 译
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
咫尺天涯:最后的老北京
肖复兴
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
醉钢琴与地下蓝调:汤姆·威兹谈汤姆·威兹
[美]小保罗·马赫 编;业之 译
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
上海早期影迷文化史(1897-1937)
侯凯 著
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
动画表演规律:让你的角色活起来(全球畅销经典版)
[加]南希·贝曼(Nancy Beiman) 著;王瑶 译
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
巴黎评论·作家访谈5(“巴黎评论·作家访谈系列”新一辑,共收录以下十六位作家的长篇访谈)
美国《巴黎评论》编辑部
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
满是空虚之物
[日]阿伏伽德六 著;黄文娟 译
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
金冲及文丛·一本书的历史:胡乔木、胡绳谈《中国共产党的七十年》
金冲及 著
Xilinx ISE Design Suite10.x FPGA开发指南:DSP、嵌入式与高速传输
仿佛若有光:大理访谈录如果你渴望改变,去大理吧!那里有来自全世界的文化异质者,那里有一切可能!
黄菊 著