未读消息消息

购物车

我的订单

个人中心

店铺

我的订单收藏

拍卖

拍卖交易我的竞拍收藏

我的好友资金账户

卖家中心

客服 |

帮助中心 9:00-20:30 在线留言

客服电话

010-89648155

服务时间

客服咨询 8:00-21:00

纠纷处理 9:00-21:00

图书审核 9:00-18:00

监督与建议

请选择

手机孔网

Verilog HDL数字设计与综合（第2版）

作者: [美] 帕尔尼卡（Samir Palnitkar）著 , 夏宇闻译

出版社: 电子工业出版社

出版时间: 2012-05

版次: 2

ISBN: 9787121089473

定价: 39.00

装帧: 平装

开本: 16开

纸张: 胶版纸

页数: 306页

字数: 518千字

正文语种: 简体中文

分类: 工程技术

275人买过

《VerilogHDL数字设计与综合（第2版）》从用户的角度全面阐述了VerilogHDL语言的重要细节和基本设计方法，并详细介绍了Verilog2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合VerilogHDLIEEE1364-2001标准。本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。帕尔尼卡（SamirPalnitkar）目前是美国JamboSystems公司总裁。JamboSystems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。他是IntegratedIntellectualProperty公司的创办人。该公司是一家专用集成电路设计公司，已被LatticeSemiconductor公司收购。后来，他创建了电子商务软件公司0bon90，已被AOLTimeWarner公司收购。第一部分Verilog基础知识
第1章VerilogHDL数字设计综述
1．1数字电路CAD技术的发展历史
1．2硬件描述语言的出现
1．3典型设计流程
1．4硬件描述语言的意义
1．5VerilogHDL的优点
1．6硬件描述语言的发展趋势
第2章层次建模的概念
2．1设计方法学
2．2四位脉动进位计数器
2．3模块
2．4模块实例
2．5逻辑仿真的构成
2．6举例
2．7小结
2．8习题
第3章基本概念
3．1词法约定
3．2数据类型
3．3系统任务和编译指令
3．4小结
3．5习题
第4章模块和端口
4．1模块
4．2端口
4．3层次命名
4．4小结
4．5习题
第5章门级建模
5．1门的类型
5．2门延迟
5．3小结
5．4习题
第6章数据流建模
6．1连续赋值语句
6．2延迟
6．3表达式、操作符和操作数
6．4操作符类型
6．5举例
6．6小结
6．7习题
第7章行为级建模
7．1结构化过程语句
7．2过程赋值语句
7．3时序控制
7．4条件语句
7．5多路分支语句
7．6循环语句
7．7顺序块和并行块
7．8生成块
7．9举例
7．10小结
7．11习题
第8章任务和函数
8．1任务和函数的区别
8．2任务
8．3函数
8．4小结
8．5习题
第9章实用建模技术
9．1过程连续赋值
9．2改写参数
9．3条件编译和执行
9．4时间尺度
9．5常用的系统任务
9．6小结
9．7习题

第二部分Verilog高级主题
第10章时序和延迟
10．1延迟模型的类型
10．2路径延迟建模
10．3时序检查
10．4延迟反标注
10．5小结
10．6习题
第11章开关级建模
11．1开关级建模元件
11．2举例
11．3小结
11．4习题
第12章用户自定义原语
12．1UDP的基础知识
12．2表示组合逻辑的UDP
12．3表示时序逻辑的UDP
12．4UDP表中的缩写符号
12．5UDP设计指南
12．6小结
12．7习题
第13章编程语言接口
13．1PLI的使用
13．2PLI任务的连接和调用
13．3内部数据表示
13．4PLI库子程序
13．5小结
13．6习题
第14章使用VeriIogHDL进行逻辑综合
14．1什么是逻辑综合
14．2逻辑综合对数字设计行业的影响
14．3VerilogHDL综合
14．4逻辑综合流程
14．5门级网表的验证
14．6逻辑综合建模技巧
14．7时序电路综合举例
14．8小结
14．9习题
第15章高级验证技术
15．1传统的验证流程
15．2断言检查
15．3形式化验证
15．4小结

第三部分附录
附录A强度建模和高级线网类型定义
附录BPLI子程序清单
附录C关键字、系统任务和编译指令
附录D形式化语法定义
附录EVerilog有关问题解答
附录Fverilog举例
参考文献
译者后记
内容简介:
《VerilogHDL数字设计与综合（第2版）》从用户的角度全面阐述了VerilogHDL语言的重要细节和基本设计方法，并详细介绍了Verilog2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合VerilogHDLIEEE1364-2001标准。本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。
作者简介:
帕尔尼卡（SamirPalnitkar）目前是美国JamboSystems公司总裁。JamboSystems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。他是IntegratedIntellectualProperty公司的创办人。该公司是一家专用集成电路设计公司，已被LatticeSemiconductor公司收购。后来，他创建了电子商务软件公司0bon90，已被AOLTimeWarner公司收购。
目录:
第一部分Verilog基础知识
第1章VerilogHDL数字设计综述
1．1数字电路CAD技术的发展历史
1．2硬件描述语言的出现
1．3典型设计流程
1．4硬件描述语言的意义
1．5VerilogHDL的优点
1．6硬件描述语言的发展趋势
第2章层次建模的概念
2．1设计方法学
2．2四位脉动进位计数器
2．3模块
2．4模块实例
2．5逻辑仿真的构成
2．6举例
2．7小结
2．8习题
第3章基本概念
3．1词法约定
3．2数据类型
3．3系统任务和编译指令
3．4小结
3．5习题
第4章模块和端口
4．1模块
4．2端口
4．3层次命名
4．4小结
4．5习题
第5章门级建模
5．1门的类型
5．2门延迟
5．3小结
5．4习题
第6章数据流建模
6．1连续赋值语句
6．2延迟
6．3表达式、操作符和操作数
6．4操作符类型
6．5举例
6．6小结
6．7习题
第7章行为级建模
7．1结构化过程语句
7．2过程赋值语句
7．3时序控制
7．4条件语句
7．5多路分支语句
7．6循环语句
7．7顺序块和并行块
7．8生成块
7．9举例
7．10小结
7．11习题
第8章任务和函数
8．1任务和函数的区别
8．2任务
8．3函数
8．4小结
8．5习题
第9章实用建模技术
9．1过程连续赋值
9．2改写参数
9．3条件编译和执行
9．4时间尺度
9．5常用的系统任务
9．6小结
9．7习题

第二部分Verilog高级主题
第10章时序和延迟
10．1延迟模型的类型
10．2路径延迟建模
10．3时序检查
10．4延迟反标注
10．5小结
10．6习题
第11章开关级建模
11．1开关级建模元件
11．2举例
11．3小结
11．4习题
第12章用户自定义原语
12．1UDP的基础知识
12．2表示组合逻辑的UDP
12．3表示时序逻辑的UDP
12．4UDP表中的缩写符号
12．5UDP设计指南
12．6小结
12．7习题
第13章编程语言接口
13．1PLI的使用
13．2PLI任务的连接和调用
13．3内部数据表示
13．4PLI库子程序
13．5小结
13．6习题
第14章使用VeriIogHDL进行逻辑综合
14．1什么是逻辑综合
14．2逻辑综合对数字设计行业的影响
14．3VerilogHDL综合
14．4逻辑综合流程
14．5门级网表的验证
14．6逻辑综合建模技巧
14．7时序电路综合举例
14．8小结
14．9习题
第15章高级验证技术
15．1传统的验证流程
15．2断言检查
15．3形式化验证
15．4小结

第三部分附录
附录A强度建模和高级线网类型定义
附录BPLI子程序清单
附录C关键字、系统任务和编译指令
附录D形式化语法定义
附录EVerilog有关问题解答
附录Fverilog举例
参考文献
译者后记

查看详情

Verilog HDL数字设计与综合（第2版）

内容简介:

作者简介:

目录: