基于Xilinx Vivado的数字逻辑实验教程
出版时间:
2016-08
版次:
1
ISBN:
9787121294952
定价:
59.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
372页
字数:
595千字
正文语种:
简体中文
32人买过
-
本书以Xilinx公司的Vivado FPGA设计套件为基础，以Xilinx大学计划（Xilinx University Program，XUP）的Artix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。本书主要内容包括硬件开发平台介绍、软件平台介绍、FPGA设计实例、组合逻辑电路实验、时序逻辑电路实验、数字逻辑设计和接口实验及数字逻辑综合实验。书中包含大量的设计实例，内容翔实、系统、全面。 廉玉欣，2002年7月，哈尔滨工业大学电气工程系本科毕业，获工学学士学位；2005年3月，哈尔滨工业大学深圳研究生院电力电子与电力传动专业硕士研究生毕业，获工学硕士学位；现任电工电子实验教学中心电子学实验室主任，主要从事实验教学和日常管理工作。近年来，获国家教学成果一等奖1项，获黑龙江省教学成果一等奖2项，作为主讲教师建设***精品课程1门，作为第二负责人完成***精品资源共享课立项。主持校级教学改革项目2项，参与省部级以上教学研究项目4项，主编教材1部，参编教材2部，发表教学研究文章6篇。 第1章 硬件开发平台介绍 1
1．1 Xilinx FPGA器件 1
1．1．1 Xilinx公司简介 1
1．1．2 Xilinx的FPGA器件系列 2
1．2 Xilinx大学计划板卡 5
1．3 主电路及外围接口电路 6
1．4 XUP板卡测试 21
第2章 软件平台介绍 23
2．1 Vivado设计套件 23
2．1．1 Vivado软件安装流程 24
2．1．2 IP封装器、集成器和目录 28
2．1．3 标准化XDC约束文件 29
2．1．4 工程命令语言 29
2．1．5 Vivado设计套件的启动方法 30
2．1．6 Vivado设计套件的界面 31
2．2 FPGA设计流程 37
2．2．1 Vivado套件的设计流程 37
2．2．2 设计综合流程 39
2．2．3 设计实现流程 42
2．3 硬件描述语言 45
2．3．1 VHDL简介 46
2．3．2 Verilog HDL简介 49
第3章 FPGA设计实例 56
3．1 基于原理图的设计实例 56
3．1．1 简易数字钟实验原理 56
3．1．2 实验流程 57
3．2 基于Verilog HDL的设计实例 80
3．2．1 设计要求 80
3．2．2 实验操作步骤 81
3．3 74系列IP封装设计实例 91
3．3．1 IP核分类 91
3．3．2 IP封装实验流程 92
3．3．3 调用封装后的IP 100
第4章 组合逻辑电路实验 104
4．1 逻辑门电路 104
4．1．1 基本及常用的逻辑门 104
4．1．2 与非门电路的简单应用 110
4．2 多路选择器 112
4．2．1 2选1多路选择器 113
4．2．2 4选1多路选择器 114
4．2．3 4位2选1多路选择器 117
4．2．4 74LS253的IP核设计及应用 119
4．2．5 74LS151的IP核设计 122
4．3 比较器 123
4．3．1 4位比较器 124
4．3．2 74LS85的IP核设计及应用 127
4．3．3 利用数据选择器74LS151设计2位比较器 130
4．4 译码器 131
4．4．1 3线-8线译码器 131
4．4．2 74LS138的IP核设计及应用 133
4．4．3 数码管显示 135
4．5 编码器 142
4．5．1 二进制普通编码器 142
4．5．2 二进制优先编码器 144
4．5．3 74LS148的IP核设计 145
4．6 编码转换器 147
4．6．1 二进制-BCD码转换器 147
4．6．2 格雷码转换器 151
4．7 加法器 152
4．7．1 半加器 152
4．7．2 全加器 153
4．7．3 4位加法器 153
4．8 减法器 157
4．8．1 半减器 157
4．8．2 全减器 157
4．9 乘法器 159
4．10 除法器 163
第5章 时序逻辑电路实验 169
5．1 锁存器和触发器 169
5．1．1 锁存器 169
5．1．2 触发器 170
5．1．3 74LS74的IP核设计及应用 176
5．2 寄存器 178
5．2．1 基本寄存器 178
5．2．2 移位寄存器 182
5．2．3 74LS194的IP核设计及应用 189
5．3 计数器 191
5．3．1 二进制计数器 192
5．3．2 N进制计数器 195
5．3．3 任意波形的实现 201
5．3．4 74LS161的IP核设计及应用 202
5．4 脉冲宽度调制 208
5．5 时序逻辑电路综合设计 210
第6章 数字逻辑设计和接口实验 221
6．1 有限状态机 221
6．1．1 Moore状态机和Mealy状态机 221
6．1．2 有限状态机设计例程 221
6．2 最大公约数 234
6．2．1 GCD算法 235
6．2．2 改进的GCD算法 243
6．3 整数平方根 247
6．3．1 整数平方根算法 248
6．3．2 改进的整数平方根算法 255
6．4 存储器 259
6．4．1 只读存储器（ROM） 259
6．4．2 分布式的存储器 262
6．4．3 块存储器 266
6．5 VGA控制器 269
6．5．1 VGA的时序 271
6．5．2 VGA控制器实例 272
6．6 键盘和鼠标接口 292
6．6．1 键盘 293
6．6．2 鼠标 297
第 章 数字逻辑综合实验 306
7．1 数字钟 306
7．2 数字频率计 310
7．3 电梯控制器 314
7．4 波形发生电路 320
7．5 超声波测距仪 332
7．6 手机电池保护板 337
附录A Basys3电路图 349
附录B 引脚约束 356
-
内容简介:
本书以Xilinx公司的Vivado FPGA设计套件为基础，以Xilinx大学计划（Xilinx University Program，XUP）的Artix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。本书主要内容包括硬件开发平台介绍、软件平台介绍、FPGA设计实例、组合逻辑电路实验、时序逻辑电路实验、数字逻辑设计和接口实验及数字逻辑综合实验。书中包含大量的设计实例，内容翔实、系统、全面。
-
作者简介:
廉玉欣，2002年7月，哈尔滨工业大学电气工程系本科毕业，获工学学士学位；2005年3月，哈尔滨工业大学深圳研究生院电力电子与电力传动专业硕士研究生毕业，获工学硕士学位；现任电工电子实验教学中心电子学实验室主任，主要从事实验教学和日常管理工作。近年来，获国家教学成果一等奖1项，获黑龙江省教学成果一等奖2项，作为主讲教师建设***精品课程1门，作为第二负责人完成***精品资源共享课立项。主持校级教学改革项目2项，参与省部级以上教学研究项目4项，主编教材1部，参编教材2部，发表教学研究文章6篇。
-
目录:
第1章 硬件开发平台介绍 1
1．1 Xilinx FPGA器件 1
1．1．1 Xilinx公司简介 1
1．1．2 Xilinx的FPGA器件系列 2
1．2 Xilinx大学计划板卡 5
1．3 主电路及外围接口电路 6
1．4 XUP板卡测试 21
第2章 软件平台介绍 23
2．1 Vivado设计套件 23
2．1．1 Vivado软件安装流程 24
2．1．2 IP封装器、集成器和目录 28
2．1．3 标准化XDC约束文件 29
2．1．4 工程命令语言 29
2．1．5 Vivado设计套件的启动方法 30
2．1．6 Vivado设计套件的界面 31
2．2 FPGA设计流程 37
2．2．1 Vivado套件的设计流程 37
2．2．2 设计综合流程 39
2．2．3 设计实现流程 42
2．3 硬件描述语言 45
2．3．1 VHDL简介 46
2．3．2 Verilog HDL简介 49
第3章 FPGA设计实例 56
3．1 基于原理图的设计实例 56
3．1．1 简易数字钟实验原理 56
3．1．2 实验流程 57
3．2 基于Verilog HDL的设计实例 80
3．2．1 设计要求 80
3．2．2 实验操作步骤 81
3．3 74系列IP封装设计实例 91
3．3．1 IP核分类 91
3．3．2 IP封装实验流程 92
3．3．3 调用封装后的IP 100
第4章 组合逻辑电路实验 104
4．1 逻辑门电路 104
4．1．1 基本及常用的逻辑门 104
4．1．2 与非门电路的简单应用 110
4．2 多路选择器 112
4．2．1 2选1多路选择器 113
4．2．2 4选1多路选择器 114
4．2．3 4位2选1多路选择器 117
4．2．4 74LS253的IP核设计及应用 119
4．2．5 74LS151的IP核设计 122
4．3 比较器 123
4．3．1 4位比较器 124
4．3．2 74LS85的IP核设计及应用 127
4．3．3 利用数据选择器74LS151设计2位比较器 130
4．4 译码器 131
4．4．1 3线-8线译码器 131
4．4．2 74LS138的IP核设计及应用 133
4．4．3 数码管显示 135
4．5 编码器 142
4．5．1 二进制普通编码器 142
4．5．2 二进制优先编码器 144
4．5．3 74LS148的IP核设计 145
4．6 编码转换器 147
4．6．1 二进制-BCD码转换器 147
4．6．2 格雷码转换器 151
4．7 加法器 152
4．7．1 半加器 152
4．7．2 全加器 153
4．7．3 4位加法器 153
4．8 减法器 157
4．8．1 半减器 157
4．8．2 全减器 157
4．9 乘法器 159
4．10 除法器 163
第5章 时序逻辑电路实验 169
5．1 锁存器和触发器 169
5．1．1 锁存器 169
5．1．2 触发器 170
5．1．3 74LS74的IP核设计及应用 176
5．2 寄存器 178
5．2．1 基本寄存器 178
5．2．2 移位寄存器 182
5．2．3 74LS194的IP核设计及应用 189
5．3 计数器 191
5．3．1 二进制计数器 192
5．3．2 N进制计数器 195
5．3．3 任意波形的实现 201
5．3．4 74LS161的IP核设计及应用 202
5．4 脉冲宽度调制 208
5．5 时序逻辑电路综合设计 210
第6章 数字逻辑设计和接口实验 221
6．1 有限状态机 221
6．1．1 Moore状态机和Mealy状态机 221
6．1．2 有限状态机设计例程 221
6．2 最大公约数 234
6．2．1 GCD算法 235
6．2．2 改进的GCD算法 243
6．3 整数平方根 247
6．3．1 整数平方根算法 248
6．3．2 改进的整数平方根算法 255
6．4 存储器 259
6．4．1 只读存储器（ROM） 259
6．4．2 分布式的存储器 262
6．4．3 块存储器 266
6．5 VGA控制器 269
6．5．1 VGA的时序 271
6．5．2 VGA控制器实例 272
6．6 键盘和鼠标接口 292
6．6．1 键盘 293
6．6．2 鼠标 297
第 章 数字逻辑综合实验 306
7．1 数字钟 306
7．2 数字频率计 310
7．3 电梯控制器 314
7．4 波形发生电路 320
7．5 超声波测距仪 332
7．6 手机电池保护板 337
附录A Basys3电路图 349
附录B 引脚约束 356
查看详情
-
全新
河北省保定市
平均发货25小时
成功完成率72.86%
-
全新
河北省保定市
平均发货24小时
成功完成率83.77%
-
全新
河北省保定市
平均发货31小时
成功完成率78.33%
-
全新
上海市浦东新区
平均发货22小时
成功完成率75.68%
-
全新
江苏省南京市
平均发货16小时
成功完成率82.56%
-
全新
江苏省南京市
平均发货18小时
成功完成率67.93%
-
全新
广东省广州市
平均发货20小时
成功完成率86.58%
-
全新
河南省郑州市
平均发货1小时
成功完成率96.97%
占位居中
