PLD与数字系统设计
出版时间:
2005-05
版次:
1
ISBN:
9787560615028
定价:
25.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
248页
字数:
377千字
正文语种:
简体中文
2人买过
-
《PLD与数字系统设计》介绍了可编程逻辑器件的内部结构和工作原理、用于数字逻辑电路设计的硬件描述语言VHDL和Verilog-HDL、可编程逻辑器件的开发系统ISE5.1i的使用方法。最后通过几个具有一定应用价值的电子系统设计实例，介绍了实现数字逻辑系统的设计方法。
《PLD与数字系统设计》可作为从事电子产品开发及生产的工程技术人员学习和开发在系统可编程集成电路原理与应用技术的参考书，也可作为大专院校电子工程、计算机和自动化等相关专业开设实验与数字系统设计课程的教学参考书。 第1章可编程逻辑器件
1.1可编程逻辑器件概述
1.2低密度PLD
1.3高密度PLD
1.3.1XC9500在系统可编程逻辑器件系列
1.3.2Spartan可编程逻辑器件系列
1.3.3Spartan-II可编程逻辑器件系列结构
1.4CPLD和FPGA
1.5基于可编程逻辑器件的数字系统的设计流程
1.6可编程逻辑器件的发展趋势
第2章VHDL语言
2.1VHDL的基本结构
2.2VHDL结构体的子结构
2.2.1块（BLOCK）语句
2.2.2进程（PROCESS）语句
2.2.3子程序（SUBPROGRAMS）语句
2.2.4库、程序包和配置
2.3标示符、数据对象、数据类型、属性和保留关键字
2.3.1标示符（Identifiers）
2.3.2数据对象（DataObjects）
2.3.3数据类型（DataTypes）和属性
2.3.4保留关键字
2.4VHDL的运算操作符
2.5VHDL的顺序描述语句
2.6VHDL的并发描述语句
2.7基本逻辑单元描述实例
2.8测试程序的设计
第3章Verilog-HDL语言
3.1模块的结构
3.2数据类型
3.2.1常量的数据类型
3.2.2变量的常用数据类型
3.3运算符和表达式
3.4语句
3.4.1赋值语句
3.4.2条件语句
3.4.3循环语句
3.4.4结构说明语句
3.4.5块语句
3.4.6语句的顺序执行和并行执行
3.4.7编译预处理
3.5基本逻辑单元描述实例
3.6测试程序的设计
第4章ISE5.1i开发系统
4.1设计流程
4.2工程管理用户界面
4.3VHDL的输入方法
4.3.1创建一个新的工程项目
4.3.2输入VHDL程序
4.3.3利用语言参考模板编写程序
4.3.4语法检查
4.3.5逻辑功能仿真
4.3.6综合
4.3.7添加芯片管脚约束文件
4.3.8设计的实现
4.3.9配置FPGA
4.4基于电路原理图输入的设计方法
4.4.1创建一个新的工程项目
4.4.2输入电路原理图
4.5状态转换图描述状态机
4.6硬件描述语言和电路原理图混合输入方式
4.6.1输入模块count4的VHDL程序和生成的电路符号
4.6.2使用ECS工具设计顶层电路的原理图
4.6.3设计的实现
第5章设计实例
5.1实验开发板原理
5.1.1实验开发板原理
5.1，2XC2S15-5VQ100C的管脚连接
5.1.3编程接口
5.2设计实例
5.2.1汉字显示
5.2.2数字频率计
5.2.3交通信号灯控制器
5.2.4电子数字钟
5.2.5计时器
5.2.6电子密码锁
5.2.7数字电压表
附录A实验开发板电路原理图
A.1实验开发板电路原理图之一
A.2实验开发板电路原理图之二
A.3实验开发板电路原理图之三
A.4实验开发板电路原理图之四
附录BVHDL标准程序包
B.1STD_LOGIC_1164
B.2STD_LOGIC_ARITH
B.3STD_LOGIC_UNSIGNED
B.4STD_LOGIC_SIGNED
附录C缩写词汇
附录D参考网址
参考文献
-
内容简介:
《PLD与数字系统设计》介绍了可编程逻辑器件的内部结构和工作原理、用于数字逻辑电路设计的硬件描述语言VHDL和Verilog-HDL、可编程逻辑器件的开发系统ISE5.1i的使用方法。最后通过几个具有一定应用价值的电子系统设计实例，介绍了实现数字逻辑系统的设计方法。
《PLD与数字系统设计》可作为从事电子产品开发及生产的工程技术人员学习和开发在系统可编程集成电路原理与应用技术的参考书，也可作为大专院校电子工程、计算机和自动化等相关专业开设实验与数字系统设计课程的教学参考书。
-
目录:
第1章可编程逻辑器件
1.1可编程逻辑器件概述
1.2低密度PLD
1.3高密度PLD
1.3.1XC9500在系统可编程逻辑器件系列
1.3.2Spartan可编程逻辑器件系列
1.3.3Spartan-II可编程逻辑器件系列结构
1.4CPLD和FPGA
1.5基于可编程逻辑器件的数字系统的设计流程
1.6可编程逻辑器件的发展趋势
第2章VHDL语言
2.1VHDL的基本结构
2.2VHDL结构体的子结构
2.2.1块（BLOCK）语句
2.2.2进程（PROCESS）语句
2.2.3子程序（SUBPROGRAMS）语句
2.2.4库、程序包和配置
2.3标示符、数据对象、数据类型、属性和保留关键字
2.3.1标示符（Identifiers）
2.3.2数据对象（DataObjects）
2.3.3数据类型（DataTypes）和属性
2.3.4保留关键字
2.4VHDL的运算操作符
2.5VHDL的顺序描述语句
2.6VHDL的并发描述语句
2.7基本逻辑单元描述实例
2.8测试程序的设计
第3章Verilog-HDL语言
3.1模块的结构
3.2数据类型
3.2.1常量的数据类型
3.2.2变量的常用数据类型
3.3运算符和表达式
3.4语句
3.4.1赋值语句
3.4.2条件语句
3.4.3循环语句
3.4.4结构说明语句
3.4.5块语句
3.4.6语句的顺序执行和并行执行
3.4.7编译预处理
3.5基本逻辑单元描述实例
3.6测试程序的设计
第4章ISE5.1i开发系统
4.1设计流程
4.2工程管理用户界面
4.3VHDL的输入方法
4.3.1创建一个新的工程项目
4.3.2输入VHDL程序
4.3.3利用语言参考模板编写程序
4.3.4语法检查
4.3.5逻辑功能仿真
4.3.6综合
4.3.7添加芯片管脚约束文件
4.3.8设计的实现
4.3.9配置FPGA
4.4基于电路原理图输入的设计方法
4.4.1创建一个新的工程项目
4.4.2输入电路原理图
4.5状态转换图描述状态机
4.6硬件描述语言和电路原理图混合输入方式
4.6.1输入模块count4的VHDL程序和生成的电路符号
4.6.2使用ECS工具设计顶层电路的原理图
4.6.3设计的实现
第5章设计实例
5.1实验开发板原理
5.1.1实验开发板原理
5.1，2XC2S15-5VQ100C的管脚连接
5.1.3编程接口
5.2设计实例
5.2.1汉字显示
5.2.2数字频率计
5.2.3交通信号灯控制器
5.2.4电子数字钟
5.2.5计时器
5.2.6电子密码锁
5.2.7数字电压表
附录A实验开发板电路原理图
A.1实验开发板电路原理图之一
A.2实验开发板电路原理图之二
A.3实验开发板电路原理图之三
A.4实验开发板电路原理图之四
附录BVHDL标准程序包
B.1STD_LOGIC_1164
B.2STD_LOGIC_ARITH
B.3STD_LOGIC_UNSIGNED
B.4STD_LOGIC_SIGNED
附录C缩写词汇
附录D参考网址
参考文献
查看详情
-
九品
北京市东城区
平均发货25小时
成功完成率89.65%
-
九五品
河北省保定市
平均发货14小时
成功完成率85.88%
-
八五品
上海市黄浦区
平均发货8小时
成功完成率88.67%
-
九品
浙江省杭州市
平均发货9小时
成功完成率87.72%
-
7
八五品
浙江省杭州市
平均发货6小时
成功完成率98.19%
-
10
九品
广东省广州市
平均发货9小时
成功完成率98.12%
-
九品
陕西省西安市
平均发货11小时
成功完成率94.94%
-
九品
河南省郑州市
平均发货7小时
成功完成率95.48%
-
九品
陕西省西安市
平均发货10小时
成功完成率91.3%
-
全新
河北省保定市
平均发货18小时
成功完成率81.44%
-
全新
河北省保定市
平均发货27小时
成功完成率78.26%
-
八五品
安徽省合肥市
平均发货11小时
成功完成率72.48%
占位居中
