未读消息消息

购物车

我的订单

个人中心

店铺

我的订单收藏

拍卖

拍卖交易我的竞拍收藏

我的好友资金账户

卖家中心

客服 |

帮助中心 9:00-20:30 在线留言

客服电话

010-89648155

服务时间

客服咨询 8:00-21:00

纠纷处理 9:00-21:00

图书审核 9:00-18:00

监督与建议

请选择

手机孔网

现代数字系统设计——基于IntelFPGA可编程逻辑器件与VHDL

作者: 孙延鹏著 , 房启志著 , 雷斌著

出版社: 清华大学出版社

出版时间: 2020-08

版次: 1

ISBN: 9787302553007

定价: 69.00

装帧: 平装

开本: 16开

纸张: 胶版纸

页数: 304页

分类: 教材教辅考试>教材>大学教材>工程技术

14人买过

本书以Quartus Prime软件为开发平台，结合VHDL与友晶科技教育平台DE2-115编写而成，对于基于VHDL和Quartus Prime开发的可编程逻辑器件进行详细介绍。本书针对电子信息类学生的特点，以入门―基础―理论―实践为主线组织内容，书中力求理论与实践相结合，更加注重实用性。书中大量实例都围绕基本数字电路的VHDL描述、数据采集与处理、基本算法和数字信号处理与数字通信技术展开，有作者独到的见解。

孙延鹏教授，辽宁省高校优秀青年骨干教师，电子信息工程国j级特色专业负责人，辽宁省遥感应用协会常务理事。主要研究方向为电磁兼容、航空电子信息系统、雷达信号处理和嵌入式系统应用。主编EDA类教材两部，其中辽宁省规划教材一部发表论文40余篇，其中被SCI、EI、ISTP收录30余篇。

第1章 EDA技术概述   ……………… 1
1.1 ASIC综述    1
1.2 电子设计自动化技术   ………… 3
1.2.1 EDA技术发展历程   … 3
1.2.2 EDA技术主要内容   … 5
1.2.3 可编程逻辑器件  ……… 5
1.2.4 软件开发工具  ………… 6
1.2.5 输入方式  ……………… 7
1.2.6 相关厂商概述  ………… 7
1.3 数字系统的设计方法   ………… 8
1.3.1 Top-Down设计方法   … 8
1.3.2 数字系统设计的一般步骤 …………………… 9
1.3.3 IP核介绍   …………… 9
1.4 EDA技术的发展趋势   ……… 11
1.4.1 可编程器件的发展趋势  …………………… 11
1.4.2 开发工具的发展趋势    11
1.4.3 输入方式的发展趋势    12
1.5 本章小结  … 13
第2章 CPLD/FPGA结构  ………… 14
2.1 可编程逻辑器件的基本结构及分类 ………………… 15
2.1.1 基本结构   …………… 15
2.1.2 PLD器件的分类   …… 16
2.2 低密度可编程逻辑器件  ……… 20
2.3 Intel公司的CPLD   ………… 24
2.3.1 MAX 3000A器件   … 25
2.3.2 MAXⅡ器件   ………… 30
2.4 Intel公司的FPGA   ………… 40
2.4.1 FPGA的优势   ……… 41
2.4.2 Intel公司的FPGA器件的结构特点  ……… 41
2.5 Intel公司CPLD/FPGA编程和配置  ……………… 59
2.5.1 Intel公司的 USB-Blaster下载电缆  ……… 59
2.5.2 使用 USB-Blaster电缆时的三种配置模式   61
2.5.3 采用Intel公司的芯片进行配置 …………… 65
Ⅷ
2.6 本章小结  … 66
第3章 Quartus Prime软件设计  … 67
3.1 使用Quartus Prime进行图形化设计  ……………… 70
3.1.1 创建工作库   ………… 71
3.1.2 利用工程向导创建工程  …………………… 71
3.1.3 图形设计输入   ……… 75
3.1.4 项目编译   …………… 76
3.1.5 时序仿真   …………… 81
3.2 使用Quartus Prime进行 VHDL设计  …………… 83
3.2.1 VHDL文本输入   …… 84
3.2.2 ModelSim-Altera介绍   85
3.2.3 TestBench编写   …… 85
3.2.4 调用ModelSim-Altera RTL仿真  ………… 88
3.2.5 调用ModelSim-Altera 门级仿真  ………… 90
3.2.6 引脚分配   …………… 91
3.2.7 分析与综合   ………… 92
3.2.8 布局与布线   ………… 92
3.2.9 器件编程   …………… 92
3.3 Quartus Prime的IP使用  …… 94
3.4 SignalTapⅡ逻辑分析仪的应用  …………………… 98
3.5 本章小结    101
第4章 VHDL基础   ……………… 102
4.1 VHDL概述   ………………… 102
4.1.1 VHDL的起源   …… 102
4.1.2 VHDL的特点   …… 102
4.2 VHDL的基本结构   ………… 103
4.2.1 库   103
4.2.2 程序包  ……………… 105
4.2.3 实体  ………………… 108
4.2.4 结构体  ……………… 110
4.2.5 配置  ………………… 112
4.3 VHDL的数据及文字规则   … 113
4.3.1 VHDL文字规则   … 113
4.3.2 VHDL数据对象   … 115
4.3.3 VHDL数据类型   … 118
4.3.4 VHDL类型转换   … 124
4.4 VHDL操作符   ……………… 127
4.4.1 操作符种类  ………… 127
4.4.2 操作符的优先级  …… 128
4.4.3 逻辑操作符  ………… 128
4.4.4 关系操作符  ………… 128
4.4.5 算术操作符  ………… 129
4.5 VHDL顺序语句   …………… 130
Ⅸ
4.5.1 赋值语句  …………… 131
4.5.2 流程控制语句  ……… 133
4.5.3 WAIT等待语句  …… 137
4.5.4 子程序调用语句  …… 138
4.5.5 返回语句  …………… 140
4.5.6 空操作语句  ………… 140
4.5.7 其他顺序语句  ……… 141
4.6 VHDL并行语句   …………… 142
4.6.1 块语句  ……………… 143
4.6.2 进程语句  …………… 145
4.6.3 并行过程调用语句  … 148
4.6.4 并行信号赋值语句  … 149
4.6.5 元件例化语句  ……… 151
4.6.6 生成语句  …………… 153
4.7 有限状态机的设计   ………… 155
4.7.1 一般有限状态机的设计 …………………… 156
4.7.2 Moore型有限状态机的设计 ……………… 157
4.7.3 Mealy型有限状态机的设计  ……………… 159
4.8 VHDL TestBench   ………… 160
4.8.1 TestBench结构   …… 161
4.8.2 常用激励信号的产生   166
4.9 本章小结    167
第5章 CPLD/FPGA应用实践   … 168
5.1 常用组合逻辑电路的描述   … 168
5.1.1 非门电路的设计  …… 168
5.1.2 其他基本门电路的设计 …………………… 169
5.2 基本时序逻辑电路的 VHDL描述 ………………… 171
5.2.1 D触发器的设计  …… 171
5.2.2 T触发器的设计  …… 171
5.2.3 JK触发器的设计   … 172
5.2.4 串行移位寄存器的设计 …………………… 173
5.2.5 分频电路的设计  …… 174
5.3 常用算法 VHDL实现  ……… 175
5.3.1 流水线加法器的设计   175
5.3.2 8位乘法器的设计   … 177
5.3.3 4抽头直接FIR滤波器的设计  …………… 179
5.3.4 IIR数字滤波器的设计  …………………… 180
5.4 TestBench中随机数的设计    184
5.5 二进制频移键控调制与解调的 VHDL实现 ……… 186
5.5.1 FSK调制的 VHDL实现  ………………… 186
5.5.2 FSK信号解调的 VHDL实现  …………… 188
5.6 基于DDS信号发生器的设计   189
5.6.1 DDS设计及原理   … 189
Ⅹ
5.6.2 FPGA内部的DDS模块的设计与实现  … 190
5.6.3 仿真结果及说明  …… 194
5.7 SD卡驱动器设计  …………… 195
5.7.1 SD卡电路结构   …… 195
5.7.2 SD卡命令   ………… 197
5.7.3 SD卡数据读取流程    198
5.7.4 SD卡数据读取代码说明  ………………… 199
5.8 SDRAM 控制器设计   ……… 208
5.8.1 SDRAM 引脚、命令和模式寄存器介绍  … 209
5.8.2 SDRAM 初始化   …… 211
5.8.3 SDRAM 读写操作   … 214
5.8.4 SDRAM 自动刷新时序  …………………… 220
5.8.5 SDRAM 控制器   …… 222
5.9 利用 VGA接口显示SD卡图像数据 ……………… 227
5.10 本章小结   229
第6章 DE-115平台数字系统设计练习 ……………… 230
6.1 3线/8线译码器实验   ……… 230
6.1.1 实验目的  …………… 230
6.1.2 实验说明  …………… 230
6.1.3 实验要求  …………… 231
6.1.4 总结报告要求  ……… 231
6.2 BCD/七段显示译码器实验  … 231
6.2.1 实验目的  …………… 231
6.2.2 实验说明  …………… 231
6.2.3 实验要求  …………… 232
6.2.4 总结报告要求  ……… 232
6.3 模拟74LS160计数器实验   … 233
6.3.1 实验目的  …………… 233
6.3.2 实验说明  …………… 233
6.3.3 实验要求  …………… 233
6.3.4 总结报告要求  ……… 233
6.4 多路彩灯控制器的设计   …… 234
6.4.1 实验目的  …………… 234
6.4.2 实验说明  …………… 235
6.4.3 实验要求  …………… 235
6.4.4 总结报告要求  ……… 236
6.5 分频器的设计   ……………… 236
6.5.1 实验目的  …………… 236
6.5.2 实验说明  …………… 237
6.5.3 实验要求  …………… 237
6.5.4 总结报告要求  ……… 237
6.6 数字频率计的设计   ………… 238
6.6.1 实验目的  …………… 238
Ⅺ
6.6.2 实验说明  …………… 239
6.6.3 实验要求  …………… 239
6.6.4 总结报告要求  ……… 239
6.7 数字钟的设计   ……………… 241
6.7.1 实验目的  …………… 241
6.7.2 实验说明  …………… 241
6.7.3 实验要求  …………… 242
6.7.4 总结报告要求  ……… 242
6.8 正弦信号发生器   …………… 243
6.8.1 实验目的  …………… 243
6.8.2 实验说明  …………… 244
6.8.3 任意频率信号发生器的实现原理 ………… 245
6.8.4 实验要求  …………… 246
6.8.5 总结报告要求  ……… 246
6.9 数字电压表的设计   ………… 247
6.9.1 实验目的  …………… 247
6.9.2 实验原理  …………… 247
6.9.3 实验要求  …………… 249
6.9.4 总结报告要求  ……… 249
6.10 LCD1602控制器的设计   … 250
6.10.1 实验目的  ………… 250
6.10.2 实验原理  ………… 251
6.10.3 实验要求  ………… 254
6.10.4 总结报告要求  …… 255
6.11 UART控制器的设计   …… 255
6.11.1 实验目的  ………… 255
6.11.2 实验原理  ………… 255
6.11.3 实验要求  ………… 257
6.11.4 总结报告要求  …… 257
6.12 VGA控制器的设计   ……… 259
6.12.1 实验目的  ………… 259
6.12.2 实验原理  ………… 259
6.12.3 实验要求  ………… 262
6.12.4 总结报告要求  …… 262
6.13 本章小结   263
第7章 DE2-115开发平台   ……… 264
7.1 DE2-115平台介绍   ………… 264
7.2 DE2-115主要应用电路介绍    265
7.2.1 FPGA芯片配置  …… 265
7.2.2 按钮和拨动开关的使用 …………………… 266
7.2.3 LED的使用   ……… 268
7.2.4 七段数码管的使用  … 269
7.2.5 时钟电路的使用  …… 270
Ⅻ
7.2.6 LCD模块的使用   … 270
7.2.7 VGA的使用   ……… 271
7.2.8 24bit音频编解码芯片的使用  …………… 272
7.2.9 RS232串口的使用  … 273
7.2.10 PS2的使用   ……… 273
7.2.11 千兆以太网的使用    274
7.2.12 TV解码器的使用    276
7.2.13 USB的使用   ……… 277
7.2.14 IR模块的使用   …… 278
7.2.15 SRAM 模块的使用    279
7.2.16 SDRAM 的使用   … 280
7.2.17 Flash的使用  ……… 282
7.2.18 E2PROM 的使用   … 284
7.2.19 SD卡的使用  ……… 284
7.2.20 GPIO的使用   …… 285
7.3 本章小结    287
参考文献   ………… 288
内容简介:
本书以Quartus Prime软件为开发平台，结合VHDL与友晶科技教育平台DE2-115编写而成，对于基于VHDL和Quartus Prime开发的可编程逻辑器件进行详细介绍。本书针对电子信息类学生的特点，以入门―基础―理论―实践为主线组织内容，书中力求理论与实践相结合，更加注重实用性。书中大量实例都围绕基本数字电路的VHDL描述、数据采集与处理、基本算法和数字信号处理与数字通信技术展开，有作者独到的见解。
作者简介:
孙延鹏教授，辽宁省高校优秀青年骨干教师，电子信息工程国j级特色专业负责人，辽宁省遥感应用协会常务理事。主要研究方向为电磁兼容、航空电子信息系统、雷达信号处理和嵌入式系统应用。主编EDA类教材两部，其中辽宁省规划教材一部发表论文40余篇，其中被SCI、EI、ISTP收录30余篇。
目录:
第1章 EDA技术概述   ……………… 1
1.1 ASIC综述    1
1.2 电子设计自动化技术   ………… 3
1.2.1 EDA技术发展历程   … 3
1.2.2 EDA技术主要内容   … 5
1.2.3 可编程逻辑器件  ……… 5
1.2.4 软件开发工具  ………… 6
1.2.5 输入方式  ……………… 7
1.2.6 相关厂商概述  ………… 7
1.3 数字系统的设计方法   ………… 8
1.3.1 Top-Down设计方法   … 8
1.3.2 数字系统设计的一般步骤 …………………… 9
1.3.3 IP核介绍   …………… 9
1.4 EDA技术的发展趋势   ……… 11
1.4.1 可编程器件的发展趋势  …………………… 11
1.4.2 开发工具的发展趋势    11
1.4.3 输入方式的发展趋势    12
1.5 本章小结  … 13
第2章 CPLD/FPGA结构  ………… 14
2.1 可编程逻辑器件的基本结构及分类 ………………… 15
2.1.1 基本结构   …………… 15
2.1.2 PLD器件的分类   …… 16
2.2 低密度可编程逻辑器件  ……… 20
2.3 Intel公司的CPLD   ………… 24
2.3.1 MAX 3000A器件   … 25
2.3.2 MAXⅡ器件   ………… 30
2.4 Intel公司的FPGA   ………… 40
2.4.1 FPGA的优势   ……… 41
2.4.2 Intel公司的FPGA器件的结构特点  ……… 41
2.5 Intel公司CPLD/FPGA编程和配置  ……………… 59
2.5.1 Intel公司的 USB-Blaster下载电缆  ……… 59
2.5.2 使用 USB-Blaster电缆时的三种配置模式   61
2.5.3 采用Intel公司的芯片进行配置 …………… 65
Ⅷ
2.6 本章小结  … 66
第3章 Quartus Prime软件设计  … 67
3.1 使用Quartus Prime进行图形化设计  ……………… 70
3.1.1 创建工作库   ………… 71
3.1.2 利用工程向导创建工程  …………………… 71
3.1.3 图形设计输入   ……… 75
3.1.4 项目编译   …………… 76
3.1.5 时序仿真   …………… 81
3.2 使用Quartus Prime进行 VHDL设计  …………… 83
3.2.1 VHDL文本输入   …… 84
3.2.2 ModelSim-Altera介绍   85
3.2.3 TestBench编写   …… 85
3.2.4 调用ModelSim-Altera RTL仿真  ………… 88
3.2.5 调用ModelSim-Altera 门级仿真  ………… 90
3.2.6 引脚分配   …………… 91
3.2.7 分析与综合   ………… 92
3.2.8 布局与布线   ………… 92
3.2.9 器件编程   …………… 92
3.3 Quartus Prime的IP使用  …… 94
3.4 SignalTapⅡ逻辑分析仪的应用  …………………… 98
3.5 本章小结    101
第4章 VHDL基础   ……………… 102
4.1 VHDL概述   ………………… 102
4.1.1 VHDL的起源   …… 102
4.1.2 VHDL的特点   …… 102
4.2 VHDL的基本结构   ………… 103
4.2.1 库   103
4.2.2 程序包  ……………… 105
4.2.3 实体  ………………… 108
4.2.4 结构体  ……………… 110
4.2.5 配置  ………………… 112
4.3 VHDL的数据及文字规则   … 113
4.3.1 VHDL文字规则   … 113
4.3.2 VHDL数据对象   … 115
4.3.3 VHDL数据类型   … 118
4.3.4 VHDL类型转换   … 124
4.4 VHDL操作符   ……………… 127
4.4.1 操作符种类  ………… 127
4.4.2 操作符的优先级  …… 128
4.4.3 逻辑操作符  ………… 128
4.4.4 关系操作符  ………… 128
4.4.5 算术操作符  ………… 129
4.5 VHDL顺序语句   …………… 130
Ⅸ
4.5.1 赋值语句  …………… 131
4.5.2 流程控制语句  ……… 133
4.5.3 WAIT等待语句  …… 137
4.5.4 子程序调用语句  …… 138
4.5.5 返回语句  …………… 140
4.5.6 空操作语句  ………… 140
4.5.7 其他顺序语句  ……… 141
4.6 VHDL并行语句   …………… 142
4.6.1 块语句  ……………… 143
4.6.2 进程语句  …………… 145
4.6.3 并行过程调用语句  … 148
4.6.4 并行信号赋值语句  … 149
4.6.5 元件例化语句  ……… 151
4.6.6 生成语句  …………… 153
4.7 有限状态机的设计   ………… 155
4.7.1 一般有限状态机的设计 …………………… 156
4.7.2 Moore型有限状态机的设计 ……………… 157
4.7.3 Mealy型有限状态机的设计  ……………… 159
4.8 VHDL TestBench   ………… 160
4.8.1 TestBench结构   …… 161
4.8.2 常用激励信号的产生   166
4.9 本章小结    167
第5章 CPLD/FPGA应用实践   … 168
5.1 常用组合逻辑电路的描述   … 168
5.1.1 非门电路的设计  …… 168
5.1.2 其他基本门电路的设计 …………………… 169
5.2 基本时序逻辑电路的 VHDL描述 ………………… 171
5.2.1 D触发器的设计  …… 171
5.2.2 T触发器的设计  …… 171
5.2.3 JK触发器的设计   … 172
5.2.4 串行移位寄存器的设计 …………………… 173
5.2.5 分频电路的设计  …… 174
5.3 常用算法 VHDL实现  ……… 175
5.3.1 流水线加法器的设计   175
5.3.2 8位乘法器的设计   … 177
5.3.3 4抽头直接FIR滤波器的设计  …………… 179
5.3.4 IIR数字滤波器的设计  …………………… 180
5.4 TestBench中随机数的设计    184
5.5 二进制频移键控调制与解调的 VHDL实现 ……… 186
5.5.1 FSK调制的 VHDL实现  ………………… 186
5.5.2 FSK信号解调的 VHDL实现  …………… 188
5.6 基于DDS信号发生器的设计   189
5.6.1 DDS设计及原理   … 189
Ⅹ
5.6.2 FPGA内部的DDS模块的设计与实现  … 190
5.6.3 仿真结果及说明  …… 194
5.7 SD卡驱动器设计  …………… 195
5.7.1 SD卡电路结构   …… 195
5.7.2 SD卡命令   ………… 197
5.7.3 SD卡数据读取流程    198
5.7.4 SD卡数据读取代码说明  ………………… 199
5.8 SDRAM 控制器设计   ……… 208
5.8.1 SDRAM 引脚、命令和模式寄存器介绍  … 209
5.8.2 SDRAM 初始化   …… 211
5.8.3 SDRAM 读写操作   … 214
5.8.4 SDRAM 自动刷新时序  …………………… 220
5.8.5 SDRAM 控制器   …… 222
5.9 利用 VGA接口显示SD卡图像数据 ……………… 227
5.10 本章小结   229
第6章 DE-115平台数字系统设计练习 ……………… 230
6.1 3线/8线译码器实验   ……… 230
6.1.1 实验目的  …………… 230
6.1.2 实验说明  …………… 230
6.1.3 实验要求  …………… 231
6.1.4 总结报告要求  ……… 231
6.2 BCD/七段显示译码器实验  … 231
6.2.1 实验目的  …………… 231
6.2.2 实验说明  …………… 231
6.2.3 实验要求  …………… 232
6.2.4 总结报告要求  ……… 232
6.3 模拟74LS160计数器实验   … 233
6.3.1 实验目的  …………… 233
6.3.2 实验说明  …………… 233
6.3.3 实验要求  …………… 233
6.3.4 总结报告要求  ……… 233
6.4 多路彩灯控制器的设计   …… 234
6.4.1 实验目的  …………… 234
6.4.2 实验说明  …………… 235
6.4.3 实验要求  …………… 235
6.4.4 总结报告要求  ……… 236
6.5 分频器的设计   ……………… 236
6.5.1 实验目的  …………… 236
6.5.2 实验说明  …………… 237
6.5.3 实验要求  …………… 237
6.5.4 总结报告要求  ……… 237
6.6 数字频率计的设计   ………… 238
6.6.1 实验目的  …………… 238
Ⅺ
6.6.2 实验说明  …………… 239
6.6.3 实验要求  …………… 239
6.6.4 总结报告要求  ……… 239
6.7 数字钟的设计   ……………… 241
6.7.1 实验目的  …………… 241
6.7.2 实验说明  …………… 241
6.7.3 实验要求  …………… 242
6.7.4 总结报告要求  ……… 242
6.8 正弦信号发生器   …………… 243
6.8.1 实验目的  …………… 243
6.8.2 实验说明  …………… 244
6.8.3 任意频率信号发生器的实现原理 ………… 245
6.8.4 实验要求  …………… 246
6.8.5 总结报告要求  ……… 246
6.9 数字电压表的设计   ………… 247
6.9.1 实验目的  …………… 247
6.9.2 实验原理  …………… 247
6.9.3 实验要求  …………… 249
6.9.4 总结报告要求  ……… 249
6.10 LCD1602控制器的设计   … 250
6.10.1 实验目的  ………… 250
6.10.2 实验原理  ………… 251
6.10.3 实验要求  ………… 254
6.10.4 总结报告要求  …… 255
6.11 UART控制器的设计   …… 255
6.11.1 实验目的  ………… 255
6.11.2 实验原理  ………… 255
6.11.3 实验要求  ………… 257
6.11.4 总结报告要求  …… 257
6.12 VGA控制器的设计   ……… 259
6.12.1 实验目的  ………… 259
6.12.2 实验原理  ………… 259
6.12.3 实验要求  ………… 262
6.12.4 总结报告要求  …… 262
6.13 本章小结   263
第7章 DE2-115开发平台   ……… 264
7.1 DE2-115平台介绍   ………… 264
7.2 DE2-115主要应用电路介绍    265
7.2.1 FPGA芯片配置  …… 265
7.2.2 按钮和拨动开关的使用 …………………… 266
7.2.3 LED的使用   ……… 268
7.2.4 七段数码管的使用  … 269
7.2.5 时钟电路的使用  …… 270
Ⅻ
7.2.6 LCD模块的使用   … 270
7.2.7 VGA的使用   ……… 271
7.2.8 24bit音频编解码芯片的使用  …………… 272
7.2.9 RS232串口的使用  … 273
7.2.10 PS2的使用   ……… 273
7.2.11 千兆以太网的使用    274
7.2.12 TV解码器的使用    276
7.2.13 USB的使用   ……… 277
7.2.14 IR模块的使用   …… 278
7.2.15 SRAM 模块的使用    279
7.2.16 SDRAM 的使用   … 280
7.2.17 Flash的使用  ……… 282
7.2.18 E2PROM 的使用   … 284
7.2.19 SD卡的使用  ……… 284
7.2.20 GPIO的使用   …… 285
7.3 本章小结    287
参考文献   ………… 288

查看详情

现代数字系统设计——基于IntelFPGA可编程逻辑器件与VHDL

内容简介:

作者简介:

目录: