数字逻辑与VHDL逻辑设计(第2版)
出版时间:
2016-03
版次:
2
ISBN:
9787302429814
定价:
35.00
装帧:
平装
开本:
其他
纸张:
胶版纸
18人买过
-
本书是根据计算机类专业教学的需要编写的，既考虑到计算机专业对数字逻辑课程的要求与其他电子、电气信息类专业的不同，也考虑到与计算机组成原理等后继课程的衔接。全书内容包括数字逻辑基础、逻辑门电路、VHDL语言基础、组合逻辑电路、触发器、时序逻辑电路、用VHDL设计逻辑电路、半导体存储器、可编程逻辑器件、脉冲波形的产生与整形、数/模与模/数转换等内容。本书系统地介绍了用VHDL设计组合逻辑、触发器、寄存器和时序逻辑的方法，以及设计性实验课题等。本书的重点内容有丰富的例题和习题，还有配套的习题解答，便于自学。本书可作为计算机科学与技术、网络工程、软件工程等专业的教材，也可供有关专业的工程技术人员参考。 第1章数字逻辑基础
1.1数制和码制
1.1.1进位计数制
1.1.2不同计数制间的转换
1.1.3二进制数的运算
1.1.4编码
1.2逻辑代数的基本运算
1.2.1逻辑代数的三种基本运算
1.2.2复合逻辑运算
1.3逻辑代数的基本公式和常用公式
1.3.1基本公式和常用公式
1.3.2若干常用公式
1.4逻辑代数的基本定理
1.4.1代入定理
1.4.2反演定理
1.4.3对偶定理
1.5逻辑函数及其表示方法
1.5.1逻辑函数的表示方法
1.5.2逻辑函数的两种标准形式
1.5.3逻辑函数的卡诺图表示法
1.6逻辑函数的公式化简法
1.7逻辑函数的卡诺图化简法
1.8具有无关项的逻辑函数及其化简
1.8.1约束项、任意项和逻辑函数式中的无关项
1.8.2具有无关项的逻辑函数的化简
本章小结
习题1
第2章逻辑门电路
2.1概述
2.2二极管门电路
2.2.1二极管与门
2.2.2二极管或门
2.3CMOS门电路
2.3.1MOS管开关电路
2.3.2CMOS反相器
2.3.3CMOS与非门和或非门
2.3.4漏极开路的CMOS门
2.3.5CMOS传输门和模拟开关
2.3.6三态输出的CMOS门电路
2.3.7CMOS数字集成电路系列
2.4TTL门电路
2.4.1三极管开关电路
2.4.2TTL与非门的工作原理
2.4.3TTL与非门的电压传输特性
2.4.4TTL与非门的静态输入特性和输出特性
2.4.5TTL与非门的动态特性
2.4.6其他类型的TTL门电路
2.4.7TTL集成电路的改进系列
2.5TTL电路与CMOS电路的接口
本章小结
习题2
第3章硬件描述语言VHDL基础
3.1概述
3.2库和程序包
3.2.1库
3.2.2程序包
3.3VHDL的语言要素
3.3.1数据对象
3.3.2数据类型
3.3.3运算操作符
3.4顺序语句
3.4.1赋值语句
3.4.2if语句
3.4.3case语句
3.5并行语句
3.5.1process 语句
3.5.2并行信号赋值语句
3.6设计实体
3.6.1实体
3.6.2结构体
3.6.3层次结构设计
本章小结
习题3
第4章组合逻辑电路
4.1组合逻辑电路的分析方法和设计方法
4.1.1组合逻辑电路的分析方法
4.1.2组合逻辑电路的设计方法
4.2编码器
4.2.1普通编码器
4.2.2优先编码器
4.3译码器
4.3.1二进制译码器
4.3.2二十进制译码器
4.3.3用译码器设计组合逻辑电路
4.3.4显示译码器
4.4数据选择器
4.4.1数据选择器概述
4.4.2用数据选择器设计组合逻辑电路
4.5加法器
4.5.1半加器和全加器
4.5.2并行加法器和进位链
4.5.3用加法器设计组合逻辑电路
4.6数值比较器
4.6.1一位数值比较器
4.6.2多位数值比较器
4.7组合逻辑电路中的竞争冒险现象
4.7.1竞争冒险现象
4.7.2消除竞争冒险现象的方法
4.8用VHDL设计组合逻辑电路
本章小结
习题4
第5章触发器和寄存器
5.1概述
5.2锁存器
5.2.1基本RS锁存器
5.2.2门控RS锁存器
5.2.3D型锁存器
5.3触发器的电路结构与动作特点
5.3.1脉冲触发的触发器
5.3.2边沿触发的触发器
5.4触发器的逻辑功能及其描述方法
5.4.1RS触发器
5.4.2JK触发器
5.4.3D触发器
5.4.4T触发器
*5.5触发器的动态特性
5.5.1基本RS锁存器的动态特性
5.5.2门控RS锁存器的动态特性
5.5.3主从结构触发器的动态特性
5.6用VHDL设计触发器
5.7寄存器
5.7.1数码寄存器
5.7.2数据锁存器
5.7.3移位寄存器
5.7.4用VHDL设计寄存器
本章小结
习题5
第6章时序逻辑电路
6.1时序逻辑电路的特点和表示方法
6.1.1时序逻辑电路的特点
6.1.2时序逻辑电路的表示方法
6.2基于触发器的时序逻辑电路的分析
6.2.1同步时序逻辑电路的分析
*6.2.2异步时序逻辑电路的分析
6.3计数器
6.3.1同步计数器
6.3.2异步计数器
6.3.3移位寄存器型计数器
6.4基于触发器的同步时序逻辑电路的设计
6.5基于MSI的时序逻辑电路的分析与设计
6.5.1基于MSI的时序逻辑电路的设计
6.5.2基于MSI的时序逻辑电路的分析
6.6用VHDL设计时序逻辑电路
本章小结
习题6
第7章半导体存储器和可编程逻辑器件
7.1半导体存储器概述
7.2只读存储器
7.2.1掩膜ROM
7.2.2可编程只读存储器
7.2.3可擦除的可编程只读存储器
7.2.4快闪存储器
7.3随机读/写存储器
7.3.1静态随机读/写存储器
7.3.2动态随机读/写存储器
7.4存储器容量的扩展
7.4.1位扩展方式
7.4.2字扩展方式
7.4.3字位扩展
7.5用存储器设计组合逻辑电路
7.6可编程逻辑器件简介
7.6.1概述
7.6.2PLD的分类
7.6.3可编程逻辑器件的逻辑表示
7.6.4通用阵列逻辑
7.6.5现场可编程门阵列
7.6.6PLD的编程
本章小结
习题7
第8章脉冲波形的产生与整形
8.1多谐振荡器
8.1.1环形振荡器
8.1.2对称式多谐振荡器
8.1.3石英晶体多谐振荡器
8.2单稳态触发器
8.2.1积分型单稳态触发器
8.2.2微分型单稳态触发器
8.2.3单稳态触发器的应用
8.3施密特触发器
8.3.1电路原理
8.3.2施密特触发器的应用
本章小结
习题8
第9章数/模与模/数转换电路
9.1概述
9.2数/模转换器
9.2.1权电阻网络D/A转换器
9.2.2倒T形电阻网络D/A转换器
9.3模/数转换器
9.3.1模/数转换的基本原理
9.3.2直接A/D转换器
9.3.3间接A/D转换器
本章小结
习题9
第10章数字逻辑实验
10.1基于VLSI的“数字逻辑”实验技术
10.2实验课题
附录A晶体管和液晶显示器基础
附录B逻辑门的符号
参考文献
-
内容简介:
本书是根据计算机类专业教学的需要编写的，既考虑到计算机专业对数字逻辑课程的要求与其他电子、电气信息类专业的不同，也考虑到与计算机组成原理等后继课程的衔接。全书内容包括数字逻辑基础、逻辑门电路、VHDL语言基础、组合逻辑电路、触发器、时序逻辑电路、用VHDL设计逻辑电路、半导体存储器、可编程逻辑器件、脉冲波形的产生与整形、数/模与模/数转换等内容。本书系统地介绍了用VHDL设计组合逻辑、触发器、寄存器和时序逻辑的方法，以及设计性实验课题等。本书的重点内容有丰富的例题和习题，还有配套的习题解答，便于自学。本书可作为计算机科学与技术、网络工程、软件工程等专业的教材，也可供有关专业的工程技术人员参考。
-
目录:
第1章数字逻辑基础
1.1数制和码制
1.1.1进位计数制
1.1.2不同计数制间的转换
1.1.3二进制数的运算
1.1.4编码
1.2逻辑代数的基本运算
1.2.1逻辑代数的三种基本运算
1.2.2复合逻辑运算
1.3逻辑代数的基本公式和常用公式
1.3.1基本公式和常用公式
1.3.2若干常用公式
1.4逻辑代数的基本定理
1.4.1代入定理
1.4.2反演定理
1.4.3对偶定理
1.5逻辑函数及其表示方法
1.5.1逻辑函数的表示方法
1.5.2逻辑函数的两种标准形式
1.5.3逻辑函数的卡诺图表示法
1.6逻辑函数的公式化简法
1.7逻辑函数的卡诺图化简法
1.8具有无关项的逻辑函数及其化简
1.8.1约束项、任意项和逻辑函数式中的无关项
1.8.2具有无关项的逻辑函数的化简
本章小结
习题1
第2章逻辑门电路
2.1概述
2.2二极管门电路
2.2.1二极管与门
2.2.2二极管或门
2.3CMOS门电路
2.3.1MOS管开关电路
2.3.2CMOS反相器
2.3.3CMOS与非门和或非门
2.3.4漏极开路的CMOS门
2.3.5CMOS传输门和模拟开关
2.3.6三态输出的CMOS门电路
2.3.7CMOS数字集成电路系列
2.4TTL门电路
2.4.1三极管开关电路
2.4.2TTL与非门的工作原理
2.4.3TTL与非门的电压传输特性
2.4.4TTL与非门的静态输入特性和输出特性
2.4.5TTL与非门的动态特性
2.4.6其他类型的TTL门电路
2.4.7TTL集成电路的改进系列
2.5TTL电路与CMOS电路的接口
本章小结
习题2
第3章硬件描述语言VHDL基础
3.1概述
3.2库和程序包
3.2.1库
3.2.2程序包
3.3VHDL的语言要素
3.3.1数据对象
3.3.2数据类型
3.3.3运算操作符
3.4顺序语句
3.4.1赋值语句
3.4.2if语句
3.4.3case语句
3.5并行语句
3.5.1process 语句
3.5.2并行信号赋值语句
3.6设计实体
3.6.1实体
3.6.2结构体
3.6.3层次结构设计
本章小结
习题3
第4章组合逻辑电路
4.1组合逻辑电路的分析方法和设计方法
4.1.1组合逻辑电路的分析方法
4.1.2组合逻辑电路的设计方法
4.2编码器
4.2.1普通编码器
4.2.2优先编码器
4.3译码器
4.3.1二进制译码器
4.3.2二十进制译码器
4.3.3用译码器设计组合逻辑电路
4.3.4显示译码器
4.4数据选择器
4.4.1数据选择器概述
4.4.2用数据选择器设计组合逻辑电路
4.5加法器
4.5.1半加器和全加器
4.5.2并行加法器和进位链
4.5.3用加法器设计组合逻辑电路
4.6数值比较器
4.6.1一位数值比较器
4.6.2多位数值比较器
4.7组合逻辑电路中的竞争冒险现象
4.7.1竞争冒险现象
4.7.2消除竞争冒险现象的方法
4.8用VHDL设计组合逻辑电路
本章小结
习题4
第5章触发器和寄存器
5.1概述
5.2锁存器
5.2.1基本RS锁存器
5.2.2门控RS锁存器
5.2.3D型锁存器
5.3触发器的电路结构与动作特点
5.3.1脉冲触发的触发器
5.3.2边沿触发的触发器
5.4触发器的逻辑功能及其描述方法
5.4.1RS触发器
5.4.2JK触发器
5.4.3D触发器
5.4.4T触发器
*5.5触发器的动态特性
5.5.1基本RS锁存器的动态特性
5.5.2门控RS锁存器的动态特性
5.5.3主从结构触发器的动态特性
5.6用VHDL设计触发器
5.7寄存器
5.7.1数码寄存器
5.7.2数据锁存器
5.7.3移位寄存器
5.7.4用VHDL设计寄存器
本章小结
习题5
第6章时序逻辑电路
6.1时序逻辑电路的特点和表示方法
6.1.1时序逻辑电路的特点
6.1.2时序逻辑电路的表示方法
6.2基于触发器的时序逻辑电路的分析
6.2.1同步时序逻辑电路的分析
*6.2.2异步时序逻辑电路的分析
6.3计数器
6.3.1同步计数器
6.3.2异步计数器
6.3.3移位寄存器型计数器
6.4基于触发器的同步时序逻辑电路的设计
6.5基于MSI的时序逻辑电路的分析与设计
6.5.1基于MSI的时序逻辑电路的设计
6.5.2基于MSI的时序逻辑电路的分析
6.6用VHDL设计时序逻辑电路
本章小结
习题6
第7章半导体存储器和可编程逻辑器件
7.1半导体存储器概述
7.2只读存储器
7.2.1掩膜ROM
7.2.2可编程只读存储器
7.2.3可擦除的可编程只读存储器
7.2.4快闪存储器
7.3随机读/写存储器
7.3.1静态随机读/写存储器
7.3.2动态随机读/写存储器
7.4存储器容量的扩展
7.4.1位扩展方式
7.4.2字扩展方式
7.4.3字位扩展
7.5用存储器设计组合逻辑电路
7.6可编程逻辑器件简介
7.6.1概述
7.6.2PLD的分类
7.6.3可编程逻辑器件的逻辑表示
7.6.4通用阵列逻辑
7.6.5现场可编程门阵列
7.6.6PLD的编程
本章小结
习题7
第8章脉冲波形的产生与整形
8.1多谐振荡器
8.1.1环形振荡器
8.1.2对称式多谐振荡器
8.1.3石英晶体多谐振荡器
8.2单稳态触发器
8.2.1积分型单稳态触发器
8.2.2微分型单稳态触发器
8.2.3单稳态触发器的应用
8.3施密特触发器
8.3.1电路原理
8.3.2施密特触发器的应用
本章小结
习题8
第9章数/模与模/数转换电路
9.1概述
9.2数/模转换器
9.2.1权电阻网络D/A转换器
9.2.2倒T形电阻网络D/A转换器
9.3模/数转换器
9.3.1模/数转换的基本原理
9.3.2直接A/D转换器
9.3.3间接A/D转换器
本章小结
习题9
第10章数字逻辑实验
10.1基于VLSI的“数字逻辑”实验技术
10.2实验课题
附录A晶体管和液晶显示器基础
附录B逻辑门的符号
参考文献
查看详情
-
八五品
山东省枣庄市
平均发货9小时
成功完成率87.97%
-
八五品
山东省济南市
平均发货8小时
成功完成率94.17%
-
全新
江苏省南京市
平均发货5小时
成功完成率98.35%
-
全新
江苏省南京市
平均发货6小时
成功完成率96.58%
-
全新
江苏省南京市
平均发货4小时
成功完成率97.9%
-
全新
北京市丰台区
平均发货7小时
成功完成率93.13%
-
全新
河北省保定市
平均发货23小时
成功完成率86.22%
-
全新
北京市房山区
平均发货21小时
成功完成率81.16%
-
全新
北京市朝阳区
平均发货17小时
成功完成率86.01%
-
八五品
河南省鹤壁市
平均发货9小时
成功完成率96.48%
-
全新
北京市朝阳区
平均发货11小时
成功完成率96.22%
-
全新
河北省保定市
平均发货15小时
成功完成率92.68%
-
全新
江苏省南京市
平均发货14小时
成功完成率84.18%
-
八五品
湖南省长沙市
平均发货10小时
成功完成率95.09%
-
全新
山东省泰安市
平均发货25小时
成功完成率90.94%
-
全新
北京市朝阳区
平均发货12小时
成功完成率96.79%
-
九品
江西省南昌市
平均发货10小时
成功完成率93.48%
-
全新
江苏省无锡市
平均发货19小时
成功完成率89.62%
-
全新
北京市朝阳区
平均发货17小时
成功完成率87.65%
-
全新
河北省保定市
平均发货30小时
成功完成率88.98%
-
全新
北京市丰台区
平均发货25小时
成功完成率84.14%
-
全新
河北省保定市
平均发货28小时
成功完成率89.16%
-
全新
北京市房山区
平均发货14小时
成功完成率88.55%
-
全新
河北省廊坊市
平均发货9小时
成功完成率89.72%
-
全新
河北省保定市
平均发货27小时
成功完成率89.51%
-
全新
河北省保定市
平均发货29小时
成功完成率90.77%
-
12
八五品
重庆市沙坪坝区
平均发货8小时
成功完成率84.15%
-
全新
江苏省无锡市
平均发货19小时
成功完成率89.62%
-
全新
北京市海淀区
平均发货16小时
成功完成率88.57%
-
全新
北京市海淀区
平均发货16小时
成功完成率88.57%
-
全新
四川省成都市
平均发货52小时
成功完成率85.19%
-
九五品
江西省南昌市
平均发货10小时
成功完成率94.66%
-
全新
山东省泰安市
平均发货22小时
成功完成率90.91%
-
全新
广东省广州市
平均发货10小时
成功完成率94.86%
-
八五品
福建省厦门市
平均发货13小时
成功完成率91.74%
-
全新
北京市海淀区
平均发货17小时
成功完成率89.93%
-
八五品
河北省石家庄市
平均发货16小时
成功完成率83.81%
-
八五品
山东省济南市
平均发货12小时
成功完成率93.4%
-
八五品
四川省成都市
平均发货8小时
成功完成率93.63%
-
八五品
重庆市沙坪坝区
平均发货9小时
成功完成率87.65%
-
八五品
重庆市沙坪坝区
平均发货8小时
成功完成率90.68%
-
数字逻辑与VHDL逻辑设计
重要提醒：：：重要提醒：：所有图书保证正版，按书名发货图片仅供参考, 有疑问请咨询客服，看清书名按书名发货
全新
北京市通州区
平均发货10小时
成功完成率91.67%
-
八五品
河南省周口市
平均发货7小时
成功完成率93.9%
-
九五品
浙江省杭州市
平均发货8小时
成功完成率94.43%
-
全新
北京市房山区
平均发货17小时
成功完成率77.21%
-
八五品
河北省石家庄市
平均发货17小时
成功完成率64.75%
-
八五品
河南省新乡市
平均发货18小时
成功完成率81.71%
-
八五品
陕西省西安市
平均发货10小时
成功完成率94.52%
-
八五品
江西省南昌市
平均发货9小时
成功完成率89.83%
-
全新
北京市朝阳区
平均发货12小时
成功完成率92.77%
占位居中
