EDA原理及Verilog实现
出版时间:
2010-07
版次:
1
ISBN:
9787302224891
定价:
33.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
340页
正文语种:
简体中文
8人买过
-
《EDA原理及Verilog实现》是为高等学校信息类和其他相关专业编著的教材。《EDA原理及Verilog实现》共分为11章。主要介绍了EDA设计导论，可编程逻辑器件设计方法，VerilogHDL语言基础，数字逻辑单元设计，VerilogHDL高级设计技术，基于HDL的设计输入，基于原理图的设计输入，设计综合和行为仿真，设计实现和时序仿真，设计下载和调试，数字系统设计实例。
根据EDA课程的教学要求和实际的教学实践的体会，《EDA原理及Verilog实现》不仅系统地介绍了EDA的设计理论，而且将理论和实践相结合，给出了大量的设计实例，并反映了最新的EDA设计技术及发展趋势。
《EDA原理及Verilog实现》可作为大学本科生和研究生教材，也可作为从事Xilinx可编程逻辑器件设计的设计人员的参考用书，同时也可作为与Xilinx相关的培训教材。 第1章EDA设计导论1
1.1EDA技术综述1
1.1.1EDA技术发展历史1
1.1.2EDA技术含义3
1.1.3EDA技术主要内容3
1.2PLD设计方法学7
1.2.1PLD设计概论7
1.2.2PLD设计流程8
1.2.3SOPC设计流程11
1.3HDL硬件描述语言11
1.3.1HDL硬件描述语言概念11
1.3.2HDL语言特点和比较12
1.3.3HDL语言最新发展13
习题14
第2章可编程逻辑器件设计方法15
2.1可编程逻辑器件基础15
2.1.1可编程逻辑器件概述15
2.1.2可编程逻辑器件的发展历史16
2.2PLD芯片制造工艺17
2.3PLD芯片结构18
2.3.1CPLD原理及结构18
2.3.2FPGA原理及结构20
2.3.3CPLD和FPGA比较24
2.3.4PLD选择原则25
2.4Xilinx公司芯片简介26
2.4.1XilinxCPLD芯片介绍26
2.4.2XilinxFPGA芯片介绍29
2.4.3XilinxPROM芯片介绍40
习题41
第3章VerilogHDL语言基础42
3.1Verilog语言概述42
3.1.1VerilogHDL语言发展历史42
3.1.2VerilogHDL硬件描述语言功能43
3.2Verilog程序结构44
3.2.1模块声明44
3.2.2模块端口定义45
3.2.3信号类型声明46
3.2.4逻辑功能定义46
3.3Verilog语言要素47
3.4Verilog常量48
3.4.1整数型常量48
3.4.2实数型常量50
3.4.3字符串常量50
3.5Verilog数据类型51
3.5.1网络和变量52
3.5.2参数56
3.5.3向量57
3.6Verilog名字空间59
3.7Verilog语言表达式60
3.7.1操作符60
3.7.2延迟表达式66
3.7.3表达式的位宽66
3.7.4有符号表达式67
3.8Verilog行为描述语句67
3.8.1过程语句68
3.8.2语句块70
3.8.3赋值语句72
3.8.4分支语句75
3.8.5循环控制语句78
3.9Verilog门级描述语句80
3.9.1内置基本门级元件81
3.9.2用户自定义基本元件85
3.10Verilog生成语句及结构89
3.11Verilog编译指示语句90
3.12Verilog系统任务和函数94
3.13Verilog用户定义任务和函数103
3.13.1任务103
3.13.2函数106
3.14Verilog语言模块描述方式108
3.14.1层次化设计方法108
3.14.2模块的行为级描述109
3.14.3模块的数据流描述109
3.14.4模块的结构描述111
习题112
第4章数字逻辑单元设计113
4.1组合逻辑电路设计113
4.1.1基本逻辑门电路设计113
4.1.2编码器和译码器设计114
4.1.3数据选择器设计116
4.1.4数字比较器设计117
4.1.5数据运算单元设计117
4.1.6总线缓冲器设计119
4.2时序逻辑电路设计120
4.2.1时钟和复位设计120
4.2.2触发器设计121
4.2.3锁存器设计122
4.2.4计数器设计122
4.2.5移位寄存器设计124
4.3存储器设计125
4.3.1ROM设计125
4.3.2RAM设计127
4.4有限自动状态机设计127
4.4.1有限状态机原理128
4.4.2有限状态机分类128
4.4.3有限状态机设计131
习题136
第5章VerilogHDL高级设计技术138
5.1VerilogHDL代码风格138
5.1.1逻辑复制和复用技术139
5.1.2并行和流水线技术141
5.1.3同步和异步单元处理技术143
5.1.4逻辑处理技术147
5.1.5模块划分的设计原则152
5.2IP核技术154
5.2.1IP核分类154
5.2.2IP核优化155
5.2.3IP核生成156
5.2.4IP核应用156
习题162
第6章基于HDL的设计输入163
6.1软件环境163
6.2综合工具介绍165
6.3工程建立165
6.4设计描述167
6.5添加设计和检查168
6.6创建基于HDL的模块169
6.7IP核产生和例化170
6.7.1IP核的生成171
6.7.2IP核的例化172
习题174
第7章基于原理图的设计输入175
7.1工程建立175
7.2设计描述176
7.3创建原理图模块178
7.3.1原理图编辑器操作178
7.3.2定义模块符号178
7.3.3创建模块符号182
7.4创建状态图模块182
7.4.1添加状态184
7.4.2添加迁移184
7.4.3添加行为184
7.4.4添加复位条件185
7.4.5设计输出和添加186
7.5设计完成186
习题186
第8章设计综合和行为仿真187
8.1设计综合187
8.1.1行为综合描述187
8.1.2综合属性设置188
8.1.3基于XST的综合概述188
8.1.4约束及设计综合的实现189
8.1.5RTL符号的查看189
8.2行为仿真的实现190
8.2.1生成测试向量190
8.2.2基于Modelsim行为仿真实现193
8.2.3基于ISE行为仿真实现197
习题200
第9章设计实现和时序仿真201
9.1实现过程概述及约束201
9.1.1实现过程概述201
9.1.2建立约束文件201
9.2实现属性参数设置202
9.3创建分区203
9.4创建时序约束204
9.5设计翻译204
9.6设计约束205
9.6.1时序约束205
9.6.2管脚和面积约束208
9.7设计映射及时序分析210
9.7.1设计映射210
9.7.2使用时序分析评估块延迟210
9.8布局布线验证212
9.8.1用FPGAEditor验证布局布线213
9.8.2评估布局后时序214
9.8.3改变分区HDL215
9.9时序仿真实现216
9.9.1时序仿真概述216
9.9.2使用ModelSim进行时序仿真216
9.9.3使用ISE仿真器进行时序仿真221
习题224
第10章设计下载和调试225
10.1可编程逻辑器件配置接口225
10.2创建配置数据233
10.2.1配置属性设置233
10.2.2创建PROM文件234
10.3下载实现236
10.3.1下载环境236
10.3.2下载实现237
10.3.3JTAG诊断242
10.3.4建立SVF文件243
10.4可编程逻辑器件调试245
10.4.1多路复用技术的应用245
10.4.2虚拟逻辑分析工具概述246
10.4.3ChipScopePro调试工具概述246
习题248
第11章数字系统设计实例249
11.17段数码管显示功能设计249
11.1.17段数码管基本显示功能设计249
11.1.2自动扫描复用7段数码管的设计253
11.2二进制码转换设计256
11.2.14位二进制码到BCD码变换设计256
11.2.28位二进制码到BCD码变换设计257
11.2.34位二进制码到Gray码变换设计260
11.2.44位Gray码到二进制码变换设计261
11.3基于移位相加运算的乘法器设计262
11.3.1设计原理262
11.3.2设计实现及验证263
11.3.3设计代码264
11.4基于移位相减运算的除法器设计265
11.4.1除法器设计原理265
11.4.2设计实现及验证267
11.4.3设计代码267
11.54位ALU单元设计269
11.5.1设计原理269
11.5.2设计实现和验证269
11.5.3设计代码270
11.6伪随机序列产生器设计271
11.6.1伪随机序列生成原理271
11.6.2设计实现及验证272
11.7滚动7段数码显示设计273
11.7.1设计原理273
11.7.2设计实现和验证274
11.7.3设计代码274
11.8序列检测器设计277
11.8.1设计原理277
11.8.2设计实现及验证278
11.8.3设计代码278
11.9有限脉冲响应FIR滤波器设计280
11.9.1有限脉冲响应FIR滤波器设计原理280
11.9.2设计实现及验证281
11.9.3设计代码282
11.10异步先进先出队列FIFO设计284
11.10.1异步先进先出FIFO原理284
11.10.2设计实现及验证284
11.10.3设计代码286
11.11数字时钟的设计288
11.11.1数字时钟原理288
11.11.2设计实现及验证289
11.11.3设计代码290
11.12液晶显示模块应用设计294
11.12.1液晶显示模块原理295
11.12.2设计实现及验证298
11.12.3设计代码298
11.13VGA接口设计300
11.13.1设计原理300
11.13.2设计实现及验证303
11.13.3设计代码304
11.14PS/2键盘接口设计309
11.14.1设计原理309
11.14.2设计实现及验证312
11.14.3设计代码312
11.15串行A/D转换器应用设计316
11.15.1系统设计原理316
11.15.2设计实现及验证318
11.15.3设计代码318
11.16数字电压表的设计324
11.16.1数字电压表设计原理324
11.16.2设计实现及验证327
11.16.3设计代码327
11.17函数信号发生器的设计332
11.17.1函数信号发生器设计原理332
11.17.2设计实现及验证333
11.17.3设计代码334
附录AXST支持的Verilog结构337
附录BXST支持的Verilog语句339
附录CXST支持的Verilog系统任务和函数341
附录DXST支持的Verilog原语342
附录EXST支持的Verilog关键字343
参考文献344
-
内容简介:
《EDA原理及Verilog实现》是为高等学校信息类和其他相关专业编著的教材。《EDA原理及Verilog实现》共分为11章。主要介绍了EDA设计导论，可编程逻辑器件设计方法，VerilogHDL语言基础，数字逻辑单元设计，VerilogHDL高级设计技术，基于HDL的设计输入，基于原理图的设计输入，设计综合和行为仿真，设计实现和时序仿真，设计下载和调试，数字系统设计实例。
根据EDA课程的教学要求和实际的教学实践的体会，《EDA原理及Verilog实现》不仅系统地介绍了EDA的设计理论，而且将理论和实践相结合，给出了大量的设计实例，并反映了最新的EDA设计技术及发展趋势。
《EDA原理及Verilog实现》可作为大学本科生和研究生教材，也可作为从事Xilinx可编程逻辑器件设计的设计人员的参考用书，同时也可作为与Xilinx相关的培训教材。
-
目录:
第1章EDA设计导论1
1.1EDA技术综述1
1.1.1EDA技术发展历史1
1.1.2EDA技术含义3
1.1.3EDA技术主要内容3
1.2PLD设计方法学7
1.2.1PLD设计概论7
1.2.2PLD设计流程8
1.2.3SOPC设计流程11
1.3HDL硬件描述语言11
1.3.1HDL硬件描述语言概念11
1.3.2HDL语言特点和比较12
1.3.3HDL语言最新发展13
习题14
第2章可编程逻辑器件设计方法15
2.1可编程逻辑器件基础15
2.1.1可编程逻辑器件概述15
2.1.2可编程逻辑器件的发展历史16
2.2PLD芯片制造工艺17
2.3PLD芯片结构18
2.3.1CPLD原理及结构18
2.3.2FPGA原理及结构20
2.3.3CPLD和FPGA比较24
2.3.4PLD选择原则25
2.4Xilinx公司芯片简介26
2.4.1XilinxCPLD芯片介绍26
2.4.2XilinxFPGA芯片介绍29
2.4.3XilinxPROM芯片介绍40
习题41
第3章VerilogHDL语言基础42
3.1Verilog语言概述42
3.1.1VerilogHDL语言发展历史42
3.1.2VerilogHDL硬件描述语言功能43
3.2Verilog程序结构44
3.2.1模块声明44
3.2.2模块端口定义45
3.2.3信号类型声明46
3.2.4逻辑功能定义46
3.3Verilog语言要素47
3.4Verilog常量48
3.4.1整数型常量48
3.4.2实数型常量50
3.4.3字符串常量50
3.5Verilog数据类型51
3.5.1网络和变量52
3.5.2参数56
3.5.3向量57
3.6Verilog名字空间59
3.7Verilog语言表达式60
3.7.1操作符60
3.7.2延迟表达式66
3.7.3表达式的位宽66
3.7.4有符号表达式67
3.8Verilog行为描述语句67
3.8.1过程语句68
3.8.2语句块70
3.8.3赋值语句72
3.8.4分支语句75
3.8.5循环控制语句78
3.9Verilog门级描述语句80
3.9.1内置基本门级元件81
3.9.2用户自定义基本元件85
3.10Verilog生成语句及结构89
3.11Verilog编译指示语句90
3.12Verilog系统任务和函数94
3.13Verilog用户定义任务和函数103
3.13.1任务103
3.13.2函数106
3.14Verilog语言模块描述方式108
3.14.1层次化设计方法108
3.14.2模块的行为级描述109
3.14.3模块的数据流描述109
3.14.4模块的结构描述111
习题112
第4章数字逻辑单元设计113
4.1组合逻辑电路设计113
4.1.1基本逻辑门电路设计113
4.1.2编码器和译码器设计114
4.1.3数据选择器设计116
4.1.4数字比较器设计117
4.1.5数据运算单元设计117
4.1.6总线缓冲器设计119
4.2时序逻辑电路设计120
4.2.1时钟和复位设计120
4.2.2触发器设计121
4.2.3锁存器设计122
4.2.4计数器设计122
4.2.5移位寄存器设计124
4.3存储器设计125
4.3.1ROM设计125
4.3.2RAM设计127
4.4有限自动状态机设计127
4.4.1有限状态机原理128
4.4.2有限状态机分类128
4.4.3有限状态机设计131
习题136
第5章VerilogHDL高级设计技术138
5.1VerilogHDL代码风格138
5.1.1逻辑复制和复用技术139
5.1.2并行和流水线技术141
5.1.3同步和异步单元处理技术143
5.1.4逻辑处理技术147
5.1.5模块划分的设计原则152
5.2IP核技术154
5.2.1IP核分类154
5.2.2IP核优化155
5.2.3IP核生成156
5.2.4IP核应用156
习题162
第6章基于HDL的设计输入163
6.1软件环境163
6.2综合工具介绍165
6.3工程建立165
6.4设计描述167
6.5添加设计和检查168
6.6创建基于HDL的模块169
6.7IP核产生和例化170
6.7.1IP核的生成171
6.7.2IP核的例化172
习题174
第7章基于原理图的设计输入175
7.1工程建立175
7.2设计描述176
7.3创建原理图模块178
7.3.1原理图编辑器操作178
7.3.2定义模块符号178
7.3.3创建模块符号182
7.4创建状态图模块182
7.4.1添加状态184
7.4.2添加迁移184
7.4.3添加行为184
7.4.4添加复位条件185
7.4.5设计输出和添加186
7.5设计完成186
习题186
第8章设计综合和行为仿真187
8.1设计综合187
8.1.1行为综合描述187
8.1.2综合属性设置188
8.1.3基于XST的综合概述188
8.1.4约束及设计综合的实现189
8.1.5RTL符号的查看189
8.2行为仿真的实现190
8.2.1生成测试向量190
8.2.2基于Modelsim行为仿真实现193
8.2.3基于ISE行为仿真实现197
习题200
第9章设计实现和时序仿真201
9.1实现过程概述及约束201
9.1.1实现过程概述201
9.1.2建立约束文件201
9.2实现属性参数设置202
9.3创建分区203
9.4创建时序约束204
9.5设计翻译204
9.6设计约束205
9.6.1时序约束205
9.6.2管脚和面积约束208
9.7设计映射及时序分析210
9.7.1设计映射210
9.7.2使用时序分析评估块延迟210
9.8布局布线验证212
9.8.1用FPGAEditor验证布局布线213
9.8.2评估布局后时序214
9.8.3改变分区HDL215
9.9时序仿真实现216
9.9.1时序仿真概述216
9.9.2使用ModelSim进行时序仿真216
9.9.3使用ISE仿真器进行时序仿真221
习题224
第10章设计下载和调试225
10.1可编程逻辑器件配置接口225
10.2创建配置数据233
10.2.1配置属性设置233
10.2.2创建PROM文件234
10.3下载实现236
10.3.1下载环境236
10.3.2下载实现237
10.3.3JTAG诊断242
10.3.4建立SVF文件243
10.4可编程逻辑器件调试245
10.4.1多路复用技术的应用245
10.4.2虚拟逻辑分析工具概述246
10.4.3ChipScopePro调试工具概述246
习题248
第11章数字系统设计实例249
11.17段数码管显示功能设计249
11.1.17段数码管基本显示功能设计249
11.1.2自动扫描复用7段数码管的设计253
11.2二进制码转换设计256
11.2.14位二进制码到BCD码变换设计256
11.2.28位二进制码到BCD码变换设计257
11.2.34位二进制码到Gray码变换设计260
11.2.44位Gray码到二进制码变换设计261
11.3基于移位相加运算的乘法器设计262
11.3.1设计原理262
11.3.2设计实现及验证263
11.3.3设计代码264
11.4基于移位相减运算的除法器设计265
11.4.1除法器设计原理265
11.4.2设计实现及验证267
11.4.3设计代码267
11.54位ALU单元设计269
11.5.1设计原理269
11.5.2设计实现和验证269
11.5.3设计代码270
11.6伪随机序列产生器设计271
11.6.1伪随机序列生成原理271
11.6.2设计实现及验证272
11.7滚动7段数码显示设计273
11.7.1设计原理273
11.7.2设计实现和验证274
11.7.3设计代码274
11.8序列检测器设计277
11.8.1设计原理277
11.8.2设计实现及验证278
11.8.3设计代码278
11.9有限脉冲响应FIR滤波器设计280
11.9.1有限脉冲响应FIR滤波器设计原理280
11.9.2设计实现及验证281
11.9.3设计代码282
11.10异步先进先出队列FIFO设计284
11.10.1异步先进先出FIFO原理284
11.10.2设计实现及验证284
11.10.3设计代码286
11.11数字时钟的设计288
11.11.1数字时钟原理288
11.11.2设计实现及验证289
11.11.3设计代码290
11.12液晶显示模块应用设计294
11.12.1液晶显示模块原理295
11.12.2设计实现及验证298
11.12.3设计代码298
11.13VGA接口设计300
11.13.1设计原理300
11.13.2设计实现及验证303
11.13.3设计代码304
11.14PS/2键盘接口设计309
11.14.1设计原理309
11.14.2设计实现及验证312
11.14.3设计代码312
11.15串行A/D转换器应用设计316
11.15.1系统设计原理316
11.15.2设计实现及验证318
11.15.3设计代码318
11.16数字电压表的设计324
11.16.1数字电压表设计原理324
11.16.2设计实现及验证327
11.16.3设计代码327
11.17函数信号发生器的设计332
11.17.1函数信号发生器设计原理332
11.17.2设计实现及验证333
11.17.3设计代码334
附录AXST支持的Verilog结构337
附录BXST支持的Verilog语句339
附录CXST支持的Verilog系统任务和函数341
附录DXST支持的Verilog原语342
附录EXST支持的Verilog关键字343
参考文献344
查看详情
-
九品
江西省南昌市
平均发货10小时
成功完成率93.28%
-
九五品
江西省南昌市
平均发货10小时
成功完成率94.49%
-
九五品
天津市武清区
平均发货30小时
成功完成率87.87%
-
全新
广东省广州市
平均发货10小时
成功完成率88.57%
-
3
八五品
吉林省长春市
平均发货13小时
成功完成率97.35%
-
2
八五品
陕西省西安市
平均发货4小时
成功完成率96.54%
-
九品
陕西省西安市
平均发货4小时
成功完成率96.54%
-
八五品
陕西省西安市
平均发货4小时
成功完成率96.54%
-
4
八五品
山东省济宁市
平均发货3小时
成功完成率95.77%
-
3
九五品
北京市海淀区
平均发货8小时
成功完成率90.19%
占位居中
