基于Verilog HDL的数字系统应用设计
出版时间:
2007-08
版次:
2
ISBN:
9787118052770
定价:
37.00
装帧:
平装
开本:
其他
纸张:
胶版纸
页数:
295页
字数:
452千字
6人买过
-
本书结合实践系统地介绍了基于Verilog数字逻辑设计相关的内容，包括工具使用、RTL设计及Testbench的设计。
本书共分为7章。第1章对数字逻辑设计进行了概述；第2章介绍了常用EDA工具的使用；第3章介绍了RIL设计的相关内容；第4章介绍了功能验证及Testbench相关的内容；第5章结合一个串口配置寄存器的电路对第3章和第4章的内容进行了实践；第6章对数字信号处理中的常用电路进行了讲解；第7章介绍了逻辑设计需要考虑的工程因素。
本书适合对Verilog语法已略有了解的读者阅读，也适于在数字逻辑设计方面摸索多年的工程师参考。 第1章逻辑设计发展现状及开发流程
1.1硬件描述语言HDL（HardwareDescrjptionLangu）
1.1.1硬件描述语言简介
1.1.2Verilog语言简介
1.2可编程逻辑器件
1.2.1专用ASIC芯片VS.可编程逻辑器件
1.2.2FPGAVS.CPI.D
1.2.3主流FPGA厂商介绍
1.2.4在选择FPGA器件时需要考虑的问题
1.3基于Verilog的jFPGA设计方法及流程
1.3.1设计方法
1.3.2典型的FPGA设计流程
1.4SOC与IP复用
1.4.1SOC简介
1.4.2IPCORE简介
1.4.3设计方法学的进展
第2章常用FPGA开发工具的使用
2.1仿真工具Modelsim
2.1.1Modelsim简介
2.1.2用Modelsim6.0做功能仿真
2.1.3用Modelsim做时序仿真
2.1.4Modelsim其他一些应用技巧
2.2综合工具SynplifyPro
2.2.1SynplifyPro简介
2.2.2用SynplifyPro进行设计综合流程
2.3集成开发环境QuaIksII
2.3.1QuartusII简介
2.3.2设计输入
2.3.3约束输入
2.3.4综合
2.3.5布局布线
2.3.6仿真
2.3.7时序分析
2.3.8编程和配置
第3章RTL级建模
3.1硬件意识
3.2RTL级语法
3.2.1Verilog模块基本结构
3.2.2端口定义
3.2.3对带三态输出端口的建模
3.2.4对双向端口的建模
3.2.5数据类型
3.2.6连续赋值语句
3.2.7敏感信号列表
3.2.8always块
3.2.9条件语句
3.2.10多路分支语句
3.2.11关于casez和casex的补充说明
3.2.12if...else语句与case语句综合结果的比较
3.2.13再谈锁存器
3.2.14循环语句
3.2.15阻塞与非阻塞赋值
3.2.16模块例化
3.3常用电路的设计
3.3.1D触发器
3.3.2多路复用器
3.3.3多路解复用器
3.3.4计数器与分频器
3.3.5移位寄存器
3.3.6时钟使能电路
3.3.7边沿检测电路
3.4有限状态机的设计
3.4.1概述
3.4.2moore型状态机
3.4.3mealy型状态机
3.4.4moore型状态机与mealv型状态机的选用
3.4.5状态机的代码风格
3.4.6状态编码
3.5FPGA结构
3.5.1FPGA的整体结构
3.5.210管脚
3.5.3LE
3.5.4LAB
3.5.5片内存储单元
3.5.6锁相环与全局时钟网络
3.5.7DSP模块
3.5.8使用FPGA的一些建议
3.6时序分析的基本概念
3.6.1tsu与tH
3.6.2亚稳态
3.6.3tco
3.6.4Clockskew
3.6.5FMAX的计算
3.6.6Multicyclepath
3.7同步设计
3.7.1什么是同步设计
3.7.2同步设计的优点
3.7.3同步设计准则
3.8约束
3.8.1约束对综合工具/布局布线工具的影响
3.8.2在synplify中添加约束
3.8.3在Qualtus中添加约束
3.8.4静态时序分析报告
3.9如何提高电路的工作频率
3.9.1影响电路工作频率的因素
3.9.2减少走线时延
3.9.3减少组合逻辑的时延
3.10多时钟域处理
3.10.1单个信号跨时钟域
3.10.2一组信号跨时钟域
3.11设计时序
3.12代码优化
3.13RTL级设计的其他注意事项
3.13.1命名规范
3.13.2保持良好的代码风格
3.13.3参数化设计
3.13.4输出应尽可能采用寄存器输出
3.13.5将相关逻辑放在同一模块
3.13.6尽量在“叶子”中做逻辑，顶层只做例化
3.13.7“简单”
第4章Testbench
4.1功能验证
4.1.1收敛模型
4.1.2验证方法
4.1.3覆盖率检查
4.2Testbench概述
4.2.1什么是Testbench
4.2.2为什么要写Testbench
4.2.3Testbench模型
4.2.4一个简单的Testbench
4.3行为级的Werilog语言
4.3.1RTL建模VS.行为级建模
4.3.2行为级的Verilog语法
4.3.3再谈阻塞与非阻塞赋值
4.3.4信号竞争问题
4.4激励和响应
4.4.1激励
4.4.2响应
4.4.3自动比较响应
4.5总线功能模型
4.5.1总线功能模型的地位
4.5.2总线功能模型的要求
4..5.3总线功能模型的设计
4.6Testbench的结构
4.6.1Testbench的层次
4.6.2Testbench的重用性
第5章RS232通信程序的设计
5.1RS232基础
5.2设计需求
5.3模块划分
5.3.1RTL级划分
5.3.2Testbench的结构划分
5.4RTL级代码
5.4.1top-module模块
5.4.2config-registers模块
5.4.3frame-deal模块
5.4.4tx-frame模块
5.4.5rx-flame模块
5.4.6rs232模块
5.4.7txmit模块
5.4.8rxvr模块
5.4.9clken-gen模块
5.5Testbench
5.5.1Testcase模块
5.5.2bm-frame-deal模块
5.5.3harness模块
5.5.4bfm-uart模块
5.5.5osc-rst模块
5.6仿真结果
第6章数字信号处理的Verilog设计
6.1数字信号处理FPGA实现简介
6.2数字信号处理基本模块的实现
6.2.1加法器
6.2.2乘法器
6.2.3积分器
6.2.4微分器
6.2.5抽取和内插
6.2.6用COR2DIC算法实现信号处理的常用模块
6.3FIR滤波器的实现
6.3.1FIR滤波器简介
6.3.2FIR滤波器的串行实现
6.3.3FIR滤波器的并行实现
6.3.4FIR滤波器的分布式实现
6.3.5三种滤波方案的比较和选用
6.4数字信号处理程序的仿真验证
第7章逻辑设计的工程因素
7.1芯片的可测试性设计
7.2芯片的可靠性设计
7.3逻辑设计需要考虑的其他工程因素
7.3.1电源归一化
7.3.2管脚排布
7.3.3上电功耗
附录相关资源介绍
参考文献
-
内容简介:
本书结合实践系统地介绍了基于Verilog数字逻辑设计相关的内容，包括工具使用、RTL设计及Testbench的设计。
本书共分为7章。第1章对数字逻辑设计进行了概述；第2章介绍了常用EDA工具的使用；第3章介绍了RIL设计的相关内容；第4章介绍了功能验证及Testbench相关的内容；第5章结合一个串口配置寄存器的电路对第3章和第4章的内容进行了实践；第6章对数字信号处理中的常用电路进行了讲解；第7章介绍了逻辑设计需要考虑的工程因素。
本书适合对Verilog语法已略有了解的读者阅读，也适于在数字逻辑设计方面摸索多年的工程师参考。
-
目录:
第1章逻辑设计发展现状及开发流程
1.1硬件描述语言HDL（HardwareDescrjptionLangu）
1.1.1硬件描述语言简介
1.1.2Verilog语言简介
1.2可编程逻辑器件
1.2.1专用ASIC芯片VS.可编程逻辑器件
1.2.2FPGAVS.CPI.D
1.2.3主流FPGA厂商介绍
1.2.4在选择FPGA器件时需要考虑的问题
1.3基于Verilog的jFPGA设计方法及流程
1.3.1设计方法
1.3.2典型的FPGA设计流程
1.4SOC与IP复用
1.4.1SOC简介
1.4.2IPCORE简介
1.4.3设计方法学的进展
第2章常用FPGA开发工具的使用
2.1仿真工具Modelsim
2.1.1Modelsim简介
2.1.2用Modelsim6.0做功能仿真
2.1.3用Modelsim做时序仿真
2.1.4Modelsim其他一些应用技巧
2.2综合工具SynplifyPro
2.2.1SynplifyPro简介
2.2.2用SynplifyPro进行设计综合流程
2.3集成开发环境QuaIksII
2.3.1QuartusII简介
2.3.2设计输入
2.3.3约束输入
2.3.4综合
2.3.5布局布线
2.3.6仿真
2.3.7时序分析
2.3.8编程和配置
第3章RTL级建模
3.1硬件意识
3.2RTL级语法
3.2.1Verilog模块基本结构
3.2.2端口定义
3.2.3对带三态输出端口的建模
3.2.4对双向端口的建模
3.2.5数据类型
3.2.6连续赋值语句
3.2.7敏感信号列表
3.2.8always块
3.2.9条件语句
3.2.10多路分支语句
3.2.11关于casez和casex的补充说明
3.2.12if...else语句与case语句综合结果的比较
3.2.13再谈锁存器
3.2.14循环语句
3.2.15阻塞与非阻塞赋值
3.2.16模块例化
3.3常用电路的设计
3.3.1D触发器
3.3.2多路复用器
3.3.3多路解复用器
3.3.4计数器与分频器
3.3.5移位寄存器
3.3.6时钟使能电路
3.3.7边沿检测电路
3.4有限状态机的设计
3.4.1概述
3.4.2moore型状态机
3.4.3mealy型状态机
3.4.4moore型状态机与mealv型状态机的选用
3.4.5状态机的代码风格
3.4.6状态编码
3.5FPGA结构
3.5.1FPGA的整体结构
3.5.210管脚
3.5.3LE
3.5.4LAB
3.5.5片内存储单元
3.5.6锁相环与全局时钟网络
3.5.7DSP模块
3.5.8使用FPGA的一些建议
3.6时序分析的基本概念
3.6.1tsu与tH
3.6.2亚稳态
3.6.3tco
3.6.4Clockskew
3.6.5FMAX的计算
3.6.6Multicyclepath
3.7同步设计
3.7.1什么是同步设计
3.7.2同步设计的优点
3.7.3同步设计准则
3.8约束
3.8.1约束对综合工具/布局布线工具的影响
3.8.2在synplify中添加约束
3.8.3在Qualtus中添加约束
3.8.4静态时序分析报告
3.9如何提高电路的工作频率
3.9.1影响电路工作频率的因素
3.9.2减少走线时延
3.9.3减少组合逻辑的时延
3.10多时钟域处理
3.10.1单个信号跨时钟域
3.10.2一组信号跨时钟域
3.11设计时序
3.12代码优化
3.13RTL级设计的其他注意事项
3.13.1命名规范
3.13.2保持良好的代码风格
3.13.3参数化设计
3.13.4输出应尽可能采用寄存器输出
3.13.5将相关逻辑放在同一模块
3.13.6尽量在“叶子”中做逻辑，顶层只做例化
3.13.7“简单”
第4章Testbench
4.1功能验证
4.1.1收敛模型
4.1.2验证方法
4.1.3覆盖率检查
4.2Testbench概述
4.2.1什么是Testbench
4.2.2为什么要写Testbench
4.2.3Testbench模型
4.2.4一个简单的Testbench
4.3行为级的Werilog语言
4.3.1RTL建模VS.行为级建模
4.3.2行为级的Verilog语法
4.3.3再谈阻塞与非阻塞赋值
4.3.4信号竞争问题
4.4激励和响应
4.4.1激励
4.4.2响应
4.4.3自动比较响应
4.5总线功能模型
4.5.1总线功能模型的地位
4.5.2总线功能模型的要求
4..5.3总线功能模型的设计
4.6Testbench的结构
4.6.1Testbench的层次
4.6.2Testbench的重用性
第5章RS232通信程序的设计
5.1RS232基础
5.2设计需求
5.3模块划分
5.3.1RTL级划分
5.3.2Testbench的结构划分
5.4RTL级代码
5.4.1top-module模块
5.4.2config-registers模块
5.4.3frame-deal模块
5.4.4tx-frame模块
5.4.5rx-flame模块
5.4.6rs232模块
5.4.7txmit模块
5.4.8rxvr模块
5.4.9clken-gen模块
5.5Testbench
5.5.1Testcase模块
5.5.2bm-frame-deal模块
5.5.3harness模块
5.5.4bfm-uart模块
5.5.5osc-rst模块
5.6仿真结果
第6章数字信号处理的Verilog设计
6.1数字信号处理FPGA实现简介
6.2数字信号处理基本模块的实现
6.2.1加法器
6.2.2乘法器
6.2.3积分器
6.2.4微分器
6.2.5抽取和内插
6.2.6用COR2DIC算法实现信号处理的常用模块
6.3FIR滤波器的实现
6.3.1FIR滤波器简介
6.3.2FIR滤波器的串行实现
6.3.3FIR滤波器的并行实现
6.3.4FIR滤波器的分布式实现
6.3.5三种滤波方案的比较和选用
6.4数字信号处理程序的仿真验证
第7章逻辑设计的工程因素
7.1芯片的可测试性设计
7.2芯片的可靠性设计
7.3逻辑设计需要考虑的其他工程因素
7.3.1电源归一化
7.3.2管脚排布
7.3.3上电功耗
附录相关资源介绍
参考文献
查看详情
-
3
2007-08 印刷
印次: 1
八五品
北京市昌平区
平均发货8小时
成功完成率97.91%
-
4
九五品
河北省保定市
平均发货9小时
成功完成率94.22%
-
11
九品
安徽省蚌埠市
平均发货9小时
成功完成率91.46%
-
3
九品
安徽省合肥市
平均发货3小时
成功完成率96.83%
-
7
八五品
河北省衡水市
平均发货9小时
成功完成率95.95%
占位居中
