未读消息消息

店铺

我的订单收藏

拍卖

拍卖交易我的竞拍收藏

我的好友资金账户

客服 |

帮助中心 9:00-20:30 在线留言

客服电话

010-89648155

服务时间

客服咨询 8:00-21:00

纠纷处理 9:00-21:00

图书审核 9:00-18:00

监督与建议

请选择

手机孔网

Verilog实例教程

Verilog实例教程

分享

作者: 郭磊编 , 夏永恒编 , 黄杰勇编

出版社: 国防工业出版社

出版时间: 2016-01

版次: 1

ISBN: 9787118105674

定价: 50.00

装帧: 平装

开本: 16开

纸张: 胶版纸

页数: 304页

字数: 450千字

正文语种: 简体中文

分类: 计算机与互联网

2 张插图图片

3人买过

　　《Verilog实例教程》全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书由Verilog HDL语法基础、组合与时序电路设计和多个实例系统设计三部分组成。《Verilog实例教程》以Verilog-1995和Verilog-2001标准为基础，重视电路仿真与验证，紧密结合设计实践，可以帮助读者掌握规范的电路设计方法。书中大量的例题可直接用于读者的设计实践，具有良好的参考价值。
　　《Verilog实例教程》适合通信工程、电子工程及相关专业的高年级本科生、硕士生作为教材使用，同时也可供进行集成电路设计和可编程逻辑器件设计的工程师参考使用。第1章 Verilog语言
1．1 硬件描述语言
1．2 Verilog发展历史与功能
1．2．1 Verilog HDL
1．2．2 Verilog历史与主要能力
1．3 FPGA开发的一般流程

第2章 Verilog HDL初试
2．1 模块
2．2 时延
2．3 数据流描述方式
2．4 行为描述方式
2．5 结构化描述方式
2．6 混合设计描述方式
2．7 设计测试

第3章 Verilog语言要素与表达式
3．1 标识符
3．2 注释
3．3 格式
3．4 系统任务和函数
3．5 编译指令
3．5．1 'define和'undef
3．5．2 'ifdef、'else和'endif
3．5．3 'default nettype
3．5．4 'include
3．5．5 'resetall
3．5．6 'timescale
3．5．7 'unconnected_drive和'nounconnected_drive
3．5．8 'celldefine和'endcelldefiue
3．6 值集合
3．6．1 整型数
3．6．2 实数
3．6．3 字符串
3．7 数据类型
3．7．1 线网类型
3．7．2 未说明的线网
3．7．3 向量和标量线网
3．7．4 寄存器类型
3．8 参数
3．9 表达式
3．9．1 操作数
3．9．2 操作符
3．9．3 表达式种类

第4章 Verilog建模基础
4．1 模块及实例化
4．1．1 模块
4．1．2 端口
4．1．3 模块实例语句
4．1．4 悬空端口
4．1．5 不同的端口长度
4．1．6 模块参数值
4．1．7 外部端口
4．2 结构模型
4．2．1 内置基本门
4．2．2 多输入门
4．2．3 多输出门
4．2．4 三态门
4．2．5 上拉、下拉电阻
4．2．6 MOS开关
4．2．7 双向开关
4．2．8 门时延
4．2．9 实例数组
4．2．10 隐式线网
4．2．11 示例
4．3 数据流模型化
4．3．1 连续赋值语句
4．3．2 线网说明赋值
4．3．3 时延
4．3．4 线网时延
4．4 行为模型
4．4．1 过程结构
4．4．2 语句块
4．4．3 过程性赋值
4．4．4 连续赋值与过程赋值的比较
4．4．5 if语句
4．4．6 case语句
4．4．7 循环语句
4．4．8 过程性连续赋值
4．5 结构描述方式和行为描述方式的混合使用

第5章 Verilog模块验证
5．1 编写测试验证程序
5．2 激励值产生
5．2．1 值序列
5．2．2 重复模式
5．3 测试验证程序实例l
5．3．1 解码器
5．3．2 触发器
5．4 从文本文件中读取向量
5．5 向文本文件中写入向量
5．6 其他实例
5．6．1 时钟分频器
5．6．2 阶乘设计
5．6．3 时序检测器

第6章 Verilog语言其他规则
6．1 任务
6．1．1 任务定义
6．1．2 任务调用
6．2 函数
6．2．1 函数说明部分
6．2．2 函数调用
6．3 系统任务和系统函数
6．3．1 显示任务
6．3．2 文件输入／输出任务
6．3．3 时间标度任务
6．3．4 模拟控制任务
6．3．5 定时校验任务
6．3．6 模拟时间函数
6．3．7 变换函数
6．3．8 概率分布函数
6．4 禁止语句
6．5 命名事件
6．6 层次路径名
6．7 共享任务和函数
6．8 值变转储文件
6．9 指定程序块
6．10 强度
6．11 竞争状态

第7章组合电路设计实例
7．1 编码器
7．2 译码器
7．3 多路复用器
7．4 奇偶校验器
7．5 三态器件与比较器
7．6 算术逻辑单元
7．7 组合电路综合案例

第8章时序电路设计
8．1 锁存器与触发器
8．2 计数器
8．3 移位寄存器
8．4 分频器
8．5 序列检测器的状态机设计
8．6 同步系统结构的设计
8．7 综合实例设计
8．7．1 计数芯片74x163芯片设计与应用
8．7．2 多种类型计数器的设计与实现

第9章存储器
第10章综合实例
参考文献
内容简介:
　　《Verilog实例教程》全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书由Verilog HDL语法基础、组合与时序电路设计和多个实例系统设计三部分组成。《Verilog实例教程》以Verilog-1995和Verilog-2001标准为基础，重视电路仿真与验证，紧密结合设计实践，可以帮助读者掌握规范的电路设计方法。书中大量的例题可直接用于读者的设计实践，具有良好的参考价值。
　　《Verilog实例教程》适合通信工程、电子工程及相关专业的高年级本科生、硕士生作为教材使用，同时也可供进行集成电路设计和可编程逻辑器件设计的工程师参考使用。
目录:
第1章 Verilog语言
1．1 硬件描述语言
1．2 Verilog发展历史与功能
1．2．1 Verilog HDL
1．2．2 Verilog历史与主要能力
1．3 FPGA开发的一般流程

第2章 Verilog HDL初试
2．1 模块
2．2 时延
2．3 数据流描述方式
2．4 行为描述方式
2．5 结构化描述方式
2．6 混合设计描述方式
2．7 设计测试

第3章 Verilog语言要素与表达式
3．1 标识符
3．2 注释
3．3 格式
3．4 系统任务和函数
3．5 编译指令
3．5．1 'define和'undef
3．5．2 'ifdef、'else和'endif
3．5．3 'default nettype
3．5．4 'include
3．5．5 'resetall
3．5．6 'timescale
3．5．7 'unconnected_drive和'nounconnected_drive
3．5．8 'celldefine和'endcelldefiue
3．6 值集合
3．6．1 整型数
3．6．2 实数
3．6．3 字符串
3．7 数据类型
3．7．1 线网类型
3．7．2 未说明的线网
3．7．3 向量和标量线网
3．7．4 寄存器类型
3．8 参数
3．9 表达式
3．9．1 操作数
3．9．2 操作符
3．9．3 表达式种类

第4章 Verilog建模基础
4．1 模块及实例化
4．1．1 模块
4．1．2 端口
4．1．3 模块实例语句
4．1．4 悬空端口
4．1．5 不同的端口长度
4．1．6 模块参数值
4．1．7 外部端口
4．2 结构模型
4．2．1 内置基本门
4．2．2 多输入门
4．2．3 多输出门
4．2．4 三态门
4．2．5 上拉、下拉电阻
4．2．6 MOS开关
4．2．7 双向开关
4．2．8 门时延
4．2．9 实例数组
4．2．10 隐式线网
4．2．11 示例
4．3 数据流模型化
4．3．1 连续赋值语句
4．3．2 线网说明赋值
4．3．3 时延
4．3．4 线网时延
4．4 行为模型
4．4．1 过程结构
4．4．2 语句块
4．4．3 过程性赋值
4．4．4 连续赋值与过程赋值的比较
4．4．5 if语句
4．4．6 case语句
4．4．7 循环语句
4．4．8 过程性连续赋值
4．5 结构描述方式和行为描述方式的混合使用

第5章 Verilog模块验证
5．1 编写测试验证程序
5．2 激励值产生
5．2．1 值序列
5．2．2 重复模式
5．3 测试验证程序实例l
5．3．1 解码器
5．3．2 触发器
5．4 从文本文件中读取向量
5．5 向文本文件中写入向量
5．6 其他实例
5．6．1 时钟分频器
5．6．2 阶乘设计
5．6．3 时序检测器

第6章 Verilog语言其他规则
6．1 任务
6．1．1 任务定义
6．1．2 任务调用
6．2 函数
6．2．1 函数说明部分
6．2．2 函数调用
6．3 系统任务和系统函数
6．3．1 显示任务
6．3．2 文件输入／输出任务
6．3．3 时间标度任务
6．3．4 模拟控制任务
6．3．5 定时校验任务
6．3．6 模拟时间函数
6．3．7 变换函数
6．3．8 概率分布函数
6．4 禁止语句
6．5 命名事件
6．6 层次路径名
6．7 共享任务和函数
6．8 值变转储文件
6．9 指定程序块
6．10 强度
6．11 竞争状态

第7章组合电路设计实例
7．1 编码器
7．2 译码器
7．3 多路复用器
7．4 奇偶校验器
7．5 三态器件与比较器
7．6 算术逻辑单元
7．7 组合电路综合案例

第8章时序电路设计
8．1 锁存器与触发器
8．2 计数器
8．3 移位寄存器
8．4 分频器
8．5 序列检测器的状态机设计
8．6 同步系统结构的设计
8．7 综合实例设计
8．7．1 计数芯片74x163芯片设计与应用
8．7．2 多种类型计数器的设计与实现

第9章存储器
第10章综合实例
参考文献

查看详情

相关分类

计算机理论编程与开发操作系统大数据与云计算图形图像/多媒体网站设计与网页开发网络与通讯硬件、嵌入式开发办公软件信息安全辅助设计与工程计算软件工程/开发项目管理

Verilog实例教程【正版有货可开发票；标题与图片不一致时,请质询】

全新

一叶知秋语的书店

广东省广州市

平均发货6小时成功完成率90.02%

￥120.00

券

100减20

立即购买加入购物车
Verilog实例教程

九五品

八方书店

河北省沧州市

平均发货11小时成功完成率96.41%

￥68.00

券

100减20

立即购买加入购物车