Altera FPGA\CPLD设计
出版时间:
2005-07
版次:
1
ISBN:
9787115134998
定价:
45.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
318页
字数:
502千字
正文语种:
简体中文
21人买过
-
《AlteraFPGA/CPLD设计:基础篇》结合作者多年工作经验,系统地介绍了FPGA/CPLD的基本设计方法。在介绍FPGA/CPLD概念的基础上,介绍了Altera主流FPGA/CPLD的结构与特点,并通过丰富的实例讲解QuartusII与ModelSim、SynplifyPro等常用EDA工具的开发流程。
《AlteraFPGA/CPLD设计:基础篇》附带两张光盘:光盘1中收录了AlteraQuartusIIWeb版软件,读者可以安装使用;光盘2中收录了《AlteraFPGA/CPLD设计:基础篇》所有实例的完整工程、源代码、详细操作步骤和使用说明文件,便于读者边学边练,提高实际应用能力。
《AlteraFPGA/CPLD设计:基础篇》可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材,也可作为硬件工程师和IC工程师的实用工具书。 第1章FPGA/CPLD简介
1.1可编程逻辑设计技术简介
1.1.1可编程逻辑器件发展简史
1.1.2可编程逻辑器件分类
1.2FPGA/CPLD的基本结构
1.2.1FPGA的基本结构
1.2.2CPLD的基本结构
1.2.3FPGA和CPLD的比较
1.3FPGA/CPLD的设计流程
1.4FPGA/CPLD的常用开发工具
1.5下一代可编程逻辑设计技术展望
1.5.1下一代可编程逻辑器件硬件上的四大发展趋势
1.5.2下一代EDA软件设计方法发展趋势
1.6小结
1.7问题与思考
第2章AlteraFPGA/CPLD的结构
2.1Altera高密度FPGA
2.1.1主流高端FPGA——Stratix
2.1.2内嵌高速串行收发器的FPGAStratixGX
2.1.3新一代90nm高端FPGAStratiXII
2.2Altera低成本FPGA.
2.2.1主流低成本FPGACyclone
2.2.2新一代低成本FPGACycloneII
2.3Altera的CPLD器件
2.3.1主流的CPLDMAX3000A
2.3.2CPLD的革MAXII
2.4小结
2.5问题与思考
第3章AlteraQuartusII开发流程
3.1QuartusII软件综述
3.1.1QuartusII软件的特点及支持的器件
3.1.2QuartusII软件的工具及功能简介
3.1.3QuartusII软件的用户界面
3.2设计输入
3.2.1设计输入方式
3.2.2设计规划
3.2.3设计输入文件实例
3.2.4设计约束
3.3综合
3.3.1使用QuartusII软件集成综合
3.3.2控制综合
3.3.3综合实例
3.3.4第三方综合工具
3.4布局布线
3.4.1设置布局布线参数
3.4.2布局布线实例
3.4.3增量布局布线
3.4.4反标保留分配
3.5仿真
3.5.1指定仿真器设置
3.5.2建立矢量源文件
3.5.3仿真实例
3.5.4第三方仿真工具
3.6编程与配置
3.6.1建立编程文件
3.6.2器件编程和配置
3.7小结
3.8问题与思考
第4章Altera的IP工具
4.1IP的概念、Altera的IP
4.1.1IP的概念
4.1.2Altera可提供的IP
4.1.3AlteraIP在设计中的作用
4.2使用Altera的基本宏功能
4.2.1定制基本宏功能
4.2.2实现基本宏功能
4.2.3设计实例
4.3使用Altera的IP核
4.3.1定制IP核
4.3.2实现IP核
4.3.3设计实例
4.4小结
4.5问题与思考
第5章QuartusII的常用辅助设计工具
5.1I/O分配验证
5.1.1I/O分配验证功能简介
5.1.2I/O分配验证流程
5.1.3用于I/O分配验证的输入
5.1.4运行I/O分配验证
5.2功率分析
5.2.1Excel.based功率计算器
5.2.2Simulation-based功率估算
5.3RTL阅读器
5.3.1RTL阅读器简介
5.3.2RTL阅读器用户界面
5.3.3原理图的分页和模块层次的切换
5.3.4过滤原理图
5.3.5将原理图中的节点定位到源设计文件
5.3.6在原理图中查找节点或网线
5.3.7使用RTL阅读器分析设计中的问题
5.4SignalProbe及SignalTapII逻辑分析器
5.4.1SignalProbe
5.4.2SignalTapII逻辑分析器
5.5时序收敛平面布局规划器(TimingClosureFloorplan)
5.5.1使用TimingClosureFloorplan分析设计
5.5.2使用TimingClosureFloorplan优化设计
5.6ChipEditor底层编辑器
5.6.1ChipEditor功能简介
5.6.2使用ChipEditor的设计流程
5.6.3ChipEditor视图
5.6.4资源特性编辑器
5.6.5ChipEditor的一般应用
5.7工程更改管理(ECO)
5.7.1ECO简介
5.7.2ECO的应用范围
5.7.3ECO的操作流程
5.7.4使用ChangeManager查看和管理更改
5.7.5ECO验证
5.8小结
5.9问题与思考
第6章编程与配置
6.1配置AlteraFPGA
6.1.1配置方式
6.1.2主动串行(AS)
6.1.3被动串行(PS)
6.1.4快速被动并行(FPP)
6.1.5被动并行异步(PPA)
6.1.6JTAG配置方式
6.1.7ByteBlasterII下载电缆
6.1.8配置芯片
6.2配置文件和软件支持
6.2.1软件支持
6.2.2配置文件
6.3单板设计及调试注意事项
6.3.1配置的可靠性
6.3.2单板设计要点
6.3.3调试建议
6.4小结
6.5问题与思考
第7章MAX+PLUSII过渡到QuartusII
7.1MAX+PLUSII与QuartusII的功能比较
7.2转换MAX+PLUSII设计
7.2.1改变GUI风格
7.2.2转换MAX+PLUSII工程
7.2.3查看新工程
7.2.4导入MAX+PLUSII配置文件
7.3编辑工程
7.3.1修改设计芯片
7.3.2设置编译选项
7.4编译
7.4.1运行编译器
7.4.2查看工程结构
7.4.3编译报告
7.5时序分析
7.5.1时序设置
7.5.2运行时序分析器
7.5.3时序分析指定路径
7.5.4时序约束布局器
第9章刀路的模拟、校验和后置处理
9.1模拟刀路
9.2校验刀路
9.3后置处理
9.4加工文档
9.5总结
附录A
A.1Cimatron快捷键
A.2Cimatron主菜单参数设置
A.3FILE-SETUP设置
A.4NC常见旗标含义
A.5Cimatron数据转换
A.6数控加工工艺卡
-
内容简介:
《AlteraFPGA/CPLD设计:基础篇》结合作者多年工作经验,系统地介绍了FPGA/CPLD的基本设计方法。在介绍FPGA/CPLD概念的基础上,介绍了Altera主流FPGA/CPLD的结构与特点,并通过丰富的实例讲解QuartusII与ModelSim、SynplifyPro等常用EDA工具的开发流程。
《AlteraFPGA/CPLD设计:基础篇》附带两张光盘:光盘1中收录了AlteraQuartusIIWeb版软件,读者可以安装使用;光盘2中收录了《AlteraFPGA/CPLD设计:基础篇》所有实例的完整工程、源代码、详细操作步骤和使用说明文件,便于读者边学边练,提高实际应用能力。
《AlteraFPGA/CPLD设计:基础篇》可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材,也可作为硬件工程师和IC工程师的实用工具书。
-
目录:
第1章FPGA/CPLD简介
1.1可编程逻辑设计技术简介
1.1.1可编程逻辑器件发展简史
1.1.2可编程逻辑器件分类
1.2FPGA/CPLD的基本结构
1.2.1FPGA的基本结构
1.2.2CPLD的基本结构
1.2.3FPGA和CPLD的比较
1.3FPGA/CPLD的设计流程
1.4FPGA/CPLD的常用开发工具
1.5下一代可编程逻辑设计技术展望
1.5.1下一代可编程逻辑器件硬件上的四大发展趋势
1.5.2下一代EDA软件设计方法发展趋势
1.6小结
1.7问题与思考
第2章AlteraFPGA/CPLD的结构
2.1Altera高密度FPGA
2.1.1主流高端FPGA——Stratix
2.1.2内嵌高速串行收发器的FPGAStratixGX
2.1.3新一代90nm高端FPGAStratiXII
2.2Altera低成本FPGA.
2.2.1主流低成本FPGACyclone
2.2.2新一代低成本FPGACycloneII
2.3Altera的CPLD器件
2.3.1主流的CPLDMAX3000A
2.3.2CPLD的革MAXII
2.4小结
2.5问题与思考
第3章AlteraQuartusII开发流程
3.1QuartusII软件综述
3.1.1QuartusII软件的特点及支持的器件
3.1.2QuartusII软件的工具及功能简介
3.1.3QuartusII软件的用户界面
3.2设计输入
3.2.1设计输入方式
3.2.2设计规划
3.2.3设计输入文件实例
3.2.4设计约束
3.3综合
3.3.1使用QuartusII软件集成综合
3.3.2控制综合
3.3.3综合实例
3.3.4第三方综合工具
3.4布局布线
3.4.1设置布局布线参数
3.4.2布局布线实例
3.4.3增量布局布线
3.4.4反标保留分配
3.5仿真
3.5.1指定仿真器设置
3.5.2建立矢量源文件
3.5.3仿真实例
3.5.4第三方仿真工具
3.6编程与配置
3.6.1建立编程文件
3.6.2器件编程和配置
3.7小结
3.8问题与思考
第4章Altera的IP工具
4.1IP的概念、Altera的IP
4.1.1IP的概念
4.1.2Altera可提供的IP
4.1.3AlteraIP在设计中的作用
4.2使用Altera的基本宏功能
4.2.1定制基本宏功能
4.2.2实现基本宏功能
4.2.3设计实例
4.3使用Altera的IP核
4.3.1定制IP核
4.3.2实现IP核
4.3.3设计实例
4.4小结
4.5问题与思考
第5章QuartusII的常用辅助设计工具
5.1I/O分配验证
5.1.1I/O分配验证功能简介
5.1.2I/O分配验证流程
5.1.3用于I/O分配验证的输入
5.1.4运行I/O分配验证
5.2功率分析
5.2.1Excel.based功率计算器
5.2.2Simulation-based功率估算
5.3RTL阅读器
5.3.1RTL阅读器简介
5.3.2RTL阅读器用户界面
5.3.3原理图的分页和模块层次的切换
5.3.4过滤原理图
5.3.5将原理图中的节点定位到源设计文件
5.3.6在原理图中查找节点或网线
5.3.7使用RTL阅读器分析设计中的问题
5.4SignalProbe及SignalTapII逻辑分析器
5.4.1SignalProbe
5.4.2SignalTapII逻辑分析器
5.5时序收敛平面布局规划器(TimingClosureFloorplan)
5.5.1使用TimingClosureFloorplan分析设计
5.5.2使用TimingClosureFloorplan优化设计
5.6ChipEditor底层编辑器
5.6.1ChipEditor功能简介
5.6.2使用ChipEditor的设计流程
5.6.3ChipEditor视图
5.6.4资源特性编辑器
5.6.5ChipEditor的一般应用
5.7工程更改管理(ECO)
5.7.1ECO简介
5.7.2ECO的应用范围
5.7.3ECO的操作流程
5.7.4使用ChangeManager查看和管理更改
5.7.5ECO验证
5.8小结
5.9问题与思考
第6章编程与配置
6.1配置AlteraFPGA
6.1.1配置方式
6.1.2主动串行(AS)
6.1.3被动串行(PS)
6.1.4快速被动并行(FPP)
6.1.5被动并行异步(PPA)
6.1.6JTAG配置方式
6.1.7ByteBlasterII下载电缆
6.1.8配置芯片
6.2配置文件和软件支持
6.2.1软件支持
6.2.2配置文件
6.3单板设计及调试注意事项
6.3.1配置的可靠性
6.3.2单板设计要点
6.3.3调试建议
6.4小结
6.5问题与思考
第7章MAX+PLUSII过渡到QuartusII
7.1MAX+PLUSII与QuartusII的功能比较
7.2转换MAX+PLUSII设计
7.2.1改变GUI风格
7.2.2转换MAX+PLUSII工程
7.2.3查看新工程
7.2.4导入MAX+PLUSII配置文件
7.3编辑工程
7.3.1修改设计芯片
7.3.2设置编译选项
7.4编译
7.4.1运行编译器
7.4.2查看工程结构
7.4.3编译报告
7.5时序分析
7.5.1时序设置
7.5.2运行时序分析器
7.5.3时序分析指定路径
7.5.4时序约束布局器
第9章刀路的模拟、校验和后置处理
9.1模拟刀路
9.2校验刀路
9.3后置处理
9.4加工文档
9.5总结
附录A
A.1Cimatron快捷键
A.2Cimatron主菜单参数设置
A.3FILE-SETUP设置
A.4NC常见旗标含义
A.5Cimatron数据转换
A.6数控加工工艺卡
查看详情
-
九品
北京市东城区
平均发货25小时
成功完成率88.15%
-
九五品
广东省汕头市
平均发货5小时
成功完成率97.65%
-
八五品
广东省深圳市
平均发货6小时
成功完成率96.29%
-
九品
北京市通州区
平均发货7小时
成功完成率93.56%
-
九品
北京市通州区
平均发货8小时
成功完成率92.41%
-
八五品
山东省枣庄市
平均发货9小时
成功完成率87.88%
-
八五品
广东省东莞市
平均发货8小时
成功完成率94.07%
-
八五品
广东省东莞市
平均发货8小时
成功完成率93.08%
-
八五品
广东省东莞市
平均发货8小时
成功完成率94.37%
-
八五品
广东省东莞市
平均发货6小时
成功完成率95.55%
-
八五品
云南省昆明市
平均发货9小时
成功完成率93.62%
-
九品
河北省廊坊市
平均发货7小时
成功完成率94.11%
-
八五品
四川省成都市
平均发货6小时
成功完成率94.99%
-
八五品
重庆市沙坪坝区
平均发货8小时
成功完成率82.2%
-
九五品
河北省保定市
平均发货12小时
成功完成率94.96%
-
八五品
上海市黄浦区
平均发货8小时
成功完成率87.89%
-
九品
北京市通州区
平均发货8小时
成功完成率92.41%
-
Altera FPGA\CPLD设计
书籍批量上传,默认8成新左右、单本!单本!无光盘等附件(一定需要请联系客服确认),旧书保存完好,不影响学习和阅读。一般来说,①教材学习类书有或多或少的笔记;②考试做题的书,题目一般会有做过;③其他类书笔记一般很少或者没有(但要求一定没笔记的,要提前与客服沟通好再下单,否则本店不承担责任)。仓库发货之前还会再检查,确认没问题再发货的。多重检查,放心购买!
八品
四川省成都市
平均发货10小时
成功完成率97.18%
-
八五品
江苏省苏州市
平均发货8小时
成功完成率85.92%
-
全新
广东省广州市
平均发货7小时
成功完成率89.52%
-
八五品
河北省廊坊市
平均发货8小时
成功完成率97.63%
-
八五品
安徽省马鞍山市
平均发货6小时
成功完成率96.49%
-
八五品
河北省衡水市
平均发货8小时
成功完成率96.89%
-
九品
北京市昌平区
平均发货10小时
成功完成率96.63%
-
八五品
浙江省嘉兴市
平均发货11小时
成功完成率93.14%
-
九品
江西省南昌市
平均发货16小时
成功完成率82.71%
-
八五品
广东省东莞市
平均发货7小时
成功完成率93.37%
-
九品
天津市宝坻区
平均发货10小时
成功完成率92.78%
-
九品
河北省保定市
平均发货10小时
成功完成率92.5%
-
八五品
江苏省苏州市
平均发货8小时
成功完成率92.86%
-
九品
广东省深圳市
平均发货9小时
成功完成率83.92%
-
八五品
河南省平顶山市
平均发货9小时
成功完成率87.31%
-
八五品
-
八五品
四川省成都市
平均发货8小时
成功完成率87.69%
-
八五品
山东省泰安市
平均发货8小时
成功完成率91.72%
-
九五品
河北省保定市
平均发货14小时
成功完成率92.97%
-
八五品
河南省洛阳市
平均发货11小时
成功完成率90.14%
-
九品
河北省保定市
平均发货8小时
成功完成率97.62%
-
九品
河北省保定市
平均发货7小时
成功完成率86.89%
-
九五品
北京市西城区
平均发货16小时
成功完成率88.12%
-
八五品
北京市丰台区
平均发货23小时
成功完成率91.3%
-
九品
江西省吉安市
平均发货40小时
成功完成率90.36%
-
九品
河北省衡水市
平均发货18小时
成功完成率85.89%
-
九品
-
九五品
-
2005-07 印刷
印次: 1
九五品
-
2005-11 印刷
印次: 2
九品
-
九五品
河北省衡水市
平均发货7小时
成功完成率90.49%
-
八五品
北京市东城区
平均发货7小时
成功完成率96.08%
-
八五品
浙江省杭州市
平均发货10小时
成功完成率86.32%