未读消息消息

购物车

我的订单

个人中心

店铺

我的订单收藏

拍卖

拍卖交易我的竞拍收藏

我的好友资金账户

卖家中心

客服 |

帮助中心 9:00-20:30 在线留言

客服电话

010-89648155

服务时间

客服咨询 8:00-21:00

纠纷处理 9:00-21:00

图书审核 9:00-18:00

监督与建议

请选择

手机孔网

高速CMOS电路设计Logical Effirt方法（英文版）

作者: 萨瑟兰德（Ivan sutherland）著 , 斯普劳尔（Bob sproull）著 , 哈里斯（David harris）著

出版社: 人民邮电出版社

出版时间: 2009-03

版次: 1

ISBN: 9787115195982

定价: 45.00

装帧: 平装

开本: 16开

纸张: 其他

页数: 239页

正文语种: 英语

丛书: 图灵原版电子与电气工程系列

分类: 工程技术

1 张插图图片

5人买过

《高速CMOS电路设计LogicalEffirt方法(英文版)》讲述如何获得高速CMOS电路，这正是高速集成电路设计师们渴望获得的技术。在设计中，我们往往面对无数的选择，《高速CMOS电路设计LogicalEffirt方法(英文版)》将告诉我们如何将这些选择变得更容易和更有技巧。《高速CMOS电路设计LogicalEffirt方法(英文版)》提供了一个简单而普遍有效的方法，用于估计拓扑、电容等因素造成的延迟。
《高速CMOS电路设计LogicalEffirt方法(英文版)》实用性强，适合集成电路设计师以及相关专业的师生。 IvanSutherland，著名计算机科学家。因对计算机图形学和电子设计领域的开创性贡献先后获得1988年图灵奖和1998年冯·诺依曼奖。美国科学院院士、美国工程院院士和ACM会士。现任Sun公司副总裁。
BobSproull，著名计算机科学家，美国工程院院士。现为Sun公司副总裁兼研究中心主任。Sutherlandn9长期合作者。
DavidHarrisHarveyMudd，学院副教授。曾参与Intel安腾和奔腾II的电路设计。除本书外，他还与Weste合著了名作CMOSVLSIDesign：ACircuitsandSystemsPerspective。 1TheMethodofLogicalEffort
1.1Introduction
1.2DelayinaLogicGate
1.3MultistageLogicNetworks
1.4ChoosingtheBestNumberofStages
1.5SummaryoftheMethod
1.6ALookAhead
1.7Exercises

2DesignExamples
2.1TheANDFunctionofEightInputs
2.2Decoder
2.3SynchronousArbitration
2.4Summary
2.5Exercises

3DerivingtheMethodofLogicalEffort
3.1ModelofaLogicGate
3.2DelayinaLogicGate
3.3MinimizingDelayalongaPath
3.4ChoosingtheLengthofaPath
3.5UsingtheWrongNumberofStages
3.6UsingtheWrongGateSize
3.7Summary
3.8Exercises

4CalculatingtheLogicalEffortofGates
4.1DefinitionsofLogicalEffort
4.2GroupingInputSignals
4.3CalculatingLogicalEffort
4.4AsymmetricLogicGates
4.5CatalogofLogicGates
4.6EstimatingParasiticDelay
4.7PropertiesofLogicalEffort
4.8Exercises

5CalibratingtheModel
5.1CalibrationTechnique
5.2DesigningTestCircuits
5.3OtherCharacterizationMethods
5.4CalibratingSpecialCircuitFamilies
5.5Summary
5.6Exercises

6AsymmetricLogicGates
6.1DesigningAsymmetricLogicGates
6.2ApplicationsofAsymmetricLogicGates
6.3Summary
6.4Exercises

7UnequalRisingandFallingDelays
7.1AnalyzingDelays
7.2CaseAnalysis
7.3OptimizingCMOSP/NRatios
7.4Summary
7.5Exercises

8CircuitFamilies
8.1Pseudo-NMOSCircuits
8.2DominoCircuits
8.3TransmissionGates
8.4Summary
8.5Exercises

9ForksofAmplifiers
9.1TheForkCircuitForm
9.2HowManyStagesShouldaForkUse?
9.3Summary
9.4Exercises

10BranchesandInterconnect
10.1CircuitsThatBranchataSingleInput
10.2BranchesafterLogic
10.3CircuitsThatBranchandRecombine
10.4Interconnect
10.5ADesignApproach
10.6Exercises

11WideStructures
11.1Ann-inputANDStructure
11.2Ann-inputMullerC-element
11.3Decoders
11.4Multiplexers
11.5Summary
11.6Exercises

12Conclusions
12.1TheTheoryofLogicalEffort
12.2InsightsfromLogicalEffort
12.3ADesignProcedure
12.4OtherApproachestoPathDesign
12.5ShortcomingsofLogicalEffort
12.6PartingWords
APPENDICES
ACastofCharacters
BReferenceProcessParameters
CSolutionstoSelectedExercises
BIBLIOGRAPHY
INDEX
内容简介:
《高速CMOS电路设计LogicalEffirt方法(英文版)》讲述如何获得高速CMOS电路，这正是高速集成电路设计师们渴望获得的技术。在设计中，我们往往面对无数的选择，《高速CMOS电路设计LogicalEffirt方法(英文版)》将告诉我们如何将这些选择变得更容易和更有技巧。《高速CMOS电路设计LogicalEffirt方法(英文版)》提供了一个简单而普遍有效的方法，用于估计拓扑、电容等因素造成的延迟。
《高速CMOS电路设计LogicalEffirt方法(英文版)》实用性强，适合集成电路设计师以及相关专业的师生。
作者简介:
IvanSutherland，著名计算机科学家。因对计算机图形学和电子设计领域的开创性贡献先后获得1988年图灵奖和1998年冯·诺依曼奖。美国科学院院士、美国工程院院士和ACM会士。现任Sun公司副总裁。
BobSproull，著名计算机科学家，美国工程院院士。现为Sun公司副总裁兼研究中心主任。Sutherlandn9长期合作者。
DavidHarrisHarveyMudd，学院副教授。曾参与Intel安腾和奔腾II的电路设计。除本书外，他还与Weste合著了名作CMOSVLSIDesign：ACircuitsandSystemsPerspective。
目录:
1TheMethodofLogicalEffort
1.1Introduction
1.2DelayinaLogicGate
1.3MultistageLogicNetworks
1.4ChoosingtheBestNumberofStages
1.5SummaryoftheMethod
1.6ALookAhead
1.7Exercises

2DesignExamples
2.1TheANDFunctionofEightInputs
2.2Decoder
2.3SynchronousArbitration
2.4Summary
2.5Exercises

3DerivingtheMethodofLogicalEffort
3.1ModelofaLogicGate
3.2DelayinaLogicGate
3.3MinimizingDelayalongaPath
3.4ChoosingtheLengthofaPath
3.5UsingtheWrongNumberofStages
3.6UsingtheWrongGateSize
3.7Summary
3.8Exercises

4CalculatingtheLogicalEffortofGates
4.1DefinitionsofLogicalEffort
4.2GroupingInputSignals
4.3CalculatingLogicalEffort
4.4AsymmetricLogicGates
4.5CatalogofLogicGates
4.6EstimatingParasiticDelay
4.7PropertiesofLogicalEffort
4.8Exercises

5CalibratingtheModel
5.1CalibrationTechnique
5.2DesigningTestCircuits
5.3OtherCharacterizationMethods
5.4CalibratingSpecialCircuitFamilies
5.5Summary
5.6Exercises

6AsymmetricLogicGates
6.1DesigningAsymmetricLogicGates
6.2ApplicationsofAsymmetricLogicGates
6.3Summary
6.4Exercises

7UnequalRisingandFallingDelays
7.1AnalyzingDelays
7.2CaseAnalysis
7.3OptimizingCMOSP/NRatios
7.4Summary
7.5Exercises

8CircuitFamilies
8.1Pseudo-NMOSCircuits
8.2DominoCircuits
8.3TransmissionGates
8.4Summary
8.5Exercises

9ForksofAmplifiers
9.1TheForkCircuitForm
9.2HowManyStagesShouldaForkUse?
9.3Summary
9.4Exercises

10BranchesandInterconnect
10.1CircuitsThatBranchataSingleInput
10.2BranchesafterLogic
10.3CircuitsThatBranchandRecombine
10.4Interconnect
10.5ADesignApproach
10.6Exercises

11WideStructures
11.1Ann-inputANDStructure
11.2Ann-inputMullerC-element
11.3Decoders
11.4Multiplexers
11.5Summary
11.6Exercises

12Conclusions
12.1TheTheoryofLogicalEffort
12.2InsightsfromLogicalEffort
12.3ADesignProcedure
12.4OtherApproachestoPathDesign
12.5ShortcomingsofLogicalEffort
12.6PartingWords
APPENDICES
ACastofCharacters
BReferenceProcessParameters
CSolutionstoSelectedExercises
BIBLIOGRAPHY
INDEX

查看详情

高速CMOS电路设计Logical Effirt方法（英文版）

内容简介:

作者简介:

目录: