数字电路与系统设计/21世纪高等院校信息与通信工程规划教材
出版时间:
2015-02
版次:
1
ISBN:
9787115377388
定价:
54.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
361页
字数:
570千字
正文语种:
简体中文
52人买过
-
《数字电路与系统设计/21世纪高等院校信息与通信工程规划教材》按照先组合电路后时序电路、先功能固定器件后功能可编程器件、先电路模块后系统的思路进行编写,共分8章。其内容包括数制与码制、逻辑代数理论及电路实现、组合逻辑电路、触发器、时序逻辑电路、可编程逻辑器件、数字系统设计基础、数模转换和模数转换。考虑到硬件描述语言VHDL、Verilog易于自学,因此不单独设章。将HDL语法规范作为附录。在各章的最后一节都介绍了如何用VHDL描述组合电路、时序电路等,并贯穿于整个教材,达到强化文本方式和描述硬件电路的目的。集成门电路的分类及其逻辑电平也在附录中做了简要说明。
《数字电路与系统设计/21世纪高等院校信息与通信工程规划教材》可作为高等院校电子信息类、电气类、自动化类和计算机类等各专业“数字电路与逻辑设计”或“数字电子技术”课程的教材和教学参考书,也可作为相关工程技术人员的参考书。 1数制与码制
1.1数字信号与数字电路概述
1.1.1数字信号
1.1.2数字电路与系统
1.2数制
1.2.1数制的基本知识
1.2.2常用数制
1.2.3数制转换
1.3码制
1.3.1二进制码
1.3.2二一十进(BCD)码制
1.4算术运算与逻辑运算
1.4.1算术运算
1.4.2逻辑运算
1.5HDL
习题
2逻辑代数理论及电路实现
2.1逻辑代数中的运算
2.1.1基本逻辑及运算
2.1.2复合逻辑运算
2.2逻辑运算的电路实现
2.2.1场效应管的开关特性
2.2.2CMOS反相器
2.2.3其他类型的CMOS门电路
2.3逻辑运算的公式
2.3.1基本公式
2.3.2常用公式
2.4逻辑运算的基本规则
2.4.1代入规则
2.4.2反演规则
2.4.3对偶规则
2.5逻辑函数的标准形式
2.6逻辑函数的化简
2.6.1公式法化简
2.6.2卡诺图法化简
2.7VHDL描述逻辑门电路
习题
3组合逻辑电路
3.1SSI构成的组合电路的分析和设计
3.1.1组合逻辑电路的分析
3.1.2组合逻辑电路的设计
3.2常用中规模集成组合逻辑电路(MSI)
3.2.1编码器
3.2.2译码器
3.2.3数据选择器
3.2.4数据比较器
3.2.5全加器
3.2.6基于MSI的组合电路的设计
3.3竞争和冒险
3.3.1竞争和冒险的概念
3.3.2冒险的判别方法
3.3.3冒险的消除方法
3.4VHDL描述组合逻辑电路
习题
4触发器
4.1概述
4.2基本SRFF
4.3钟控电位触发器
4.3.1钟控SR触发器
4.3.2钟控D触发器
4.4边沿触发器
4.4.1DFF
4.4.2JKFF
4.4.3TFF和T’FF
4.5集成触发器的参数
4.6触发器应用举例
4.7VHDL描述触发器
习题
5.时序逻辑电路
5.1概述
5.2寄存器
5.2.1移位寄存器工作原理
5.2.2MSI移位寄存器
5.3计数器
5.3.1同步计数器的分析
5.3.2同步计数器的设计
5.3.3MSI同步计数器
5.3.4异步计数器的分析和设计
5.3.5移存型计数器
5.4序列信号发生器
5.5顺序脉冲发生器
5.6一般时序逻辑电路的分析
5.7一般同步时序电路的设计
5.8VHDL描述时序逻辑电路
习题
6可编程逻辑器件
6.1PLD概述
6.1.1PLD的表示方法
6.1.2可编程功能的实现
6.1.3PLD的制造工艺
6.1.4PLD的分类
6.1.5PLD的开发流程
6.2可编程只读存储器(PROM)
6.2.1PROM的结构和功能
6.2.2ROM的应用
6.3可编程逻辑阵列(PLA)和可编程阵列逻辑(PAL)
6.3.1PLA的结构与应用
6.3.2PAL的结构与应用
6.4通用程阵列逻辑(GAL)
6.4.1GAL的结构
6.4.2GAL的应用
6.5复杂可编程逻辑器件(CPLD)
6.5.1CPLD的产生
6.5.2CPLD的结构
6.6现场可编程门阵列(FPGA)
6.6.1FPGA的产生背景
6.6.2FPGA的结构
6.7HDPLD应用举例
习题
7数字系统设计基础
7.1概述
7.1.1数字系统的基本模型
7.1.2同步数字系统时序约定
7.1.3数字系统的设计方法
7.2数字系统的描述工具
7.2.1寄存器传输语言(RTL)
7.2.2方框图
7.2.3算法流程图
7.2.4算法状态机(ASM)图
7.3控制器设计
7.4数字系统设计及VHDL实现
7.4.1二进制乘法器设计
7.4.2交通灯管理系统设计
7.4.3A/D转换系统设计
习题
8数模转换和模数转换
8.1数模转换(D/A)
8.1.1数模转换原理
8.1.2常见的DAC结构
8.1.3DAC的主要参数和意义
8.1.4集成DAC及其应用举例
8.2模数转换(A/D)
8.2.1模数转换的一般过程
8.2.2常见的ADC结构
8.2.3ADC的主要参数和意义
8.2.4集成ADC及其应用举例
习题
附录AVHDL简介
附录BVERILOG简介
附录C集成门电路及逻辑电平
-
内容简介:
《数字电路与系统设计/21世纪高等院校信息与通信工程规划教材》按照先组合电路后时序电路、先功能固定器件后功能可编程器件、先电路模块后系统的思路进行编写,共分8章。其内容包括数制与码制、逻辑代数理论及电路实现、组合逻辑电路、触发器、时序逻辑电路、可编程逻辑器件、数字系统设计基础、数模转换和模数转换。考虑到硬件描述语言VHDL、Verilog易于自学,因此不单独设章。将HDL语法规范作为附录。在各章的最后一节都介绍了如何用VHDL描述组合电路、时序电路等,并贯穿于整个教材,达到强化文本方式和描述硬件电路的目的。集成门电路的分类及其逻辑电平也在附录中做了简要说明。
《数字电路与系统设计/21世纪高等院校信息与通信工程规划教材》可作为高等院校电子信息类、电气类、自动化类和计算机类等各专业“数字电路与逻辑设计”或“数字电子技术”课程的教材和教学参考书,也可作为相关工程技术人员的参考书。
-
目录:
1数制与码制
1.1数字信号与数字电路概述
1.1.1数字信号
1.1.2数字电路与系统
1.2数制
1.2.1数制的基本知识
1.2.2常用数制
1.2.3数制转换
1.3码制
1.3.1二进制码
1.3.2二一十进(BCD)码制
1.4算术运算与逻辑运算
1.4.1算术运算
1.4.2逻辑运算
1.5HDL
习题
2逻辑代数理论及电路实现
2.1逻辑代数中的运算
2.1.1基本逻辑及运算
2.1.2复合逻辑运算
2.2逻辑运算的电路实现
2.2.1场效应管的开关特性
2.2.2CMOS反相器
2.2.3其他类型的CMOS门电路
2.3逻辑运算的公式
2.3.1基本公式
2.3.2常用公式
2.4逻辑运算的基本规则
2.4.1代入规则
2.4.2反演规则
2.4.3对偶规则
2.5逻辑函数的标准形式
2.6逻辑函数的化简
2.6.1公式法化简
2.6.2卡诺图法化简
2.7VHDL描述逻辑门电路
习题
3组合逻辑电路
3.1SSI构成的组合电路的分析和设计
3.1.1组合逻辑电路的分析
3.1.2组合逻辑电路的设计
3.2常用中规模集成组合逻辑电路(MSI)
3.2.1编码器
3.2.2译码器
3.2.3数据选择器
3.2.4数据比较器
3.2.5全加器
3.2.6基于MSI的组合电路的设计
3.3竞争和冒险
3.3.1竞争和冒险的概念
3.3.2冒险的判别方法
3.3.3冒险的消除方法
3.4VHDL描述组合逻辑电路
习题
4触发器
4.1概述
4.2基本SRFF
4.3钟控电位触发器
4.3.1钟控SR触发器
4.3.2钟控D触发器
4.4边沿触发器
4.4.1DFF
4.4.2JKFF
4.4.3TFF和T’FF
4.5集成触发器的参数
4.6触发器应用举例
4.7VHDL描述触发器
习题
5.时序逻辑电路
5.1概述
5.2寄存器
5.2.1移位寄存器工作原理
5.2.2MSI移位寄存器
5.3计数器
5.3.1同步计数器的分析
5.3.2同步计数器的设计
5.3.3MSI同步计数器
5.3.4异步计数器的分析和设计
5.3.5移存型计数器
5.4序列信号发生器
5.5顺序脉冲发生器
5.6一般时序逻辑电路的分析
5.7一般同步时序电路的设计
5.8VHDL描述时序逻辑电路
习题
6可编程逻辑器件
6.1PLD概述
6.1.1PLD的表示方法
6.1.2可编程功能的实现
6.1.3PLD的制造工艺
6.1.4PLD的分类
6.1.5PLD的开发流程
6.2可编程只读存储器(PROM)
6.2.1PROM的结构和功能
6.2.2ROM的应用
6.3可编程逻辑阵列(PLA)和可编程阵列逻辑(PAL)
6.3.1PLA的结构与应用
6.3.2PAL的结构与应用
6.4通用程阵列逻辑(GAL)
6.4.1GAL的结构
6.4.2GAL的应用
6.5复杂可编程逻辑器件(CPLD)
6.5.1CPLD的产生
6.5.2CPLD的结构
6.6现场可编程门阵列(FPGA)
6.6.1FPGA的产生背景
6.6.2FPGA的结构
6.7HDPLD应用举例
习题
7数字系统设计基础
7.1概述
7.1.1数字系统的基本模型
7.1.2同步数字系统时序约定
7.1.3数字系统的设计方法
7.2数字系统的描述工具
7.2.1寄存器传输语言(RTL)
7.2.2方框图
7.2.3算法流程图
7.2.4算法状态机(ASM)图
7.3控制器设计
7.4数字系统设计及VHDL实现
7.4.1二进制乘法器设计
7.4.2交通灯管理系统设计
7.4.3A/D转换系统设计
习题
8数模转换和模数转换
8.1数模转换(D/A)
8.1.1数模转换原理
8.1.2常见的DAC结构
8.1.3DAC的主要参数和意义
8.1.4集成DAC及其应用举例
8.2模数转换(A/D)
8.2.1模数转换的一般过程
8.2.2常见的ADC结构
8.2.3ADC的主要参数和意义
8.2.4集成ADC及其应用举例
习题
附录AVHDL简介
附录BVERILOG简介
附录C集成门电路及逻辑电平
查看详情
-
全新
河北省保定市
平均发货18小时
成功完成率89.33%
-
九五品
浙江省杭州市
平均发货22小时
成功完成率96.43%
-
九五品
浙江省杭州市
平均发货17小时
成功完成率96.55%
-
数字电路与系统设计
正版速发,系统批量上架封面图片偶有不一致,以书名及ISBN为准下单、发货
全新
北京市通州区
平均发货9小时
成功完成率92.75%
-
全新
-
八五品
河南省郑州市
平均发货16小时
成功完成率75.61%
-
全新
北京市房山区
平均发货33小时
成功完成率83.77%
-
八五品
吉林省长春市
平均发货17小时
成功完成率87.19%
-
数字电路与系统设计
全新正版书籍,假一罚十(图片为标准图,仅供参考。以标题为准,不了解的可以询问客服。)
全新
北京市朝阳区
平均发货12小时
成功完成率96.02%
-
全新
广东省广州市
平均发货17小时
成功完成率87.31%
-
八五品
江苏省南京市
平均发货21小时
成功完成率86.36%
-
全新
北京市东城区
平均发货25小时
成功完成率85.73%
-
全新
广东省广州市
平均发货23小时
成功完成率85.83%
-
全新
河北省保定市
平均发货27小时
成功完成率91.04%
-
九品
北京市海淀区
平均发货24小时
成功完成率87.6%
-
九品
北京市东城区
平均发货25小时
成功完成率88.26%
-
八五品
四川省成都市
平均发货9小时
成功完成率92.51%
-
八五品
山东省枣庄市
平均发货8小时
成功完成率88.88%
-
全新
北京市丰台区
平均发货27小时
成功完成率86.95%
-
全新
河北省保定市
平均发货14小时
成功完成率90.5%
-
全新
北京市丰台区
平均发货7小时
成功完成率91.83%
-
全新
河北省保定市
平均发货32小时
成功完成率82.69%
-
八五品
河南省鹤壁市
平均发货14小时
成功完成率92.98%
-
八五品
河南省鹤壁市
平均发货15小时
成功完成率93.09%
-
八五品
湖南省长沙市
平均发货12小时
成功完成率91.51%
-
八五品
山东省枣庄市
平均发货9小时
成功完成率87.46%
-
八五品
山东省济南市
平均发货8小时
成功完成率91.37%
-
全新
山东省泰安市
平均发货12小时
成功完成率94.47%
-
全新
浙江省嘉兴市
平均发货12小时
成功完成率94.52%
-
全新
河北省保定市
平均发货28小时
成功完成率92.03%
-
八五品
重庆市沙坪坝区
平均发货8小时
成功完成率82.72%
-
全新
河北省保定市
平均发货27小时
成功完成率91.04%
-
全新
江苏省无锡市
平均发货8小时
成功完成率96.25%
-
全新
河北省保定市
平均发货27小时
成功完成率90.44%
-
八五品
河北省衡水市
平均发货6小时
成功完成率96.94%
-
全新
河北省保定市
平均发货27小时
成功完成率89.3%
-
全新
北京市西城区
平均发货17小时
成功完成率90.36%
-
九品
北京市昌平区
平均发货22小时
成功完成率88.47%
-
全新
天津市西青区
平均发货14小时
成功完成率90.35%
-
全新
四川省成都市
平均发货15小时
成功完成率91.92%
-
全新
江苏省南京市
平均发货13小时
成功完成率83.72%
-
全新
浙江省嘉兴市
平均发货9小时
成功完成率94.43%
-
全新
北京市通州区
平均发货9小时
成功完成率88.86%
-
全新
江苏省南京市
平均发货13小时
成功完成率83.72%
-
全新
河北省保定市
平均发货24小时
成功完成率90.55%
-
八品
河南省郑州市
平均发货9小时
成功完成率91.97%
-
数字电路与系统设计
重要提醒:::重要提醒::所有图书保证正版,按书名发货图片仅供参考, 有疑问请咨询客服,看清书名按书名发货
全新
北京市通州区
平均发货10小时
成功完成率90.97%
-
全新
广东省广州市
平均发货15小时
成功完成率89.48%
-
全新
江苏省南京市
平均发货6小时
成功完成率98.46%
-
全新
河北省保定市
平均发货27小时
成功完成率87.47%