计算机原理与设计：Verilog HDL版
出版时间:
2011-06
版次:
1
ISBN:
9787302251095
定价:
49.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
520页
字数:
812千字
正文语种:
简体中文
-
《计算机原理与设计：VerilogHDL版》讲述计算机原理、计算机设计以及如何用VerilogHDL实现设计。主要内容包括计算机基础知识及性能评价方法；数字电路及VerilogHDL简介；计算机加、减、乘、除及开方的各种算法（包括WallaceTree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法）及其VerilogHDL实现；指令系统结构和ALU及多端口寄存器堆的VerilogHDL设计；单周期、多周期和流水线CPU的VerilogHDL设计；精确中断和异常处理及其电路实现；浮点算法及带有浮点部件FPU的流水线CPU的VerilogHDL设计；多线程CPU的VerilogHDL设计；存储器、Cache和虚拟存储器管理以及带有Cache、TLB和FPU的CPU设计；多核CPU的VerilogHDL设计：异步通信接口UART、PS／2键盘与鼠标接口、视频图像阵列VGA接口、I2C串行总线接口和PCI并行总线接口的VerilogHDL设计；高性能计算机及互联网络设计。书中的VerilogHDL源代码基本上都附有功能仿真波形，以便加深对计算机原理的理解和对计算机设计方法的掌握。
《计算机原理与设计：VerilogHDL版》可用作高等院校计算机及信息专业本科生和研究生教材，也可供自学者阅读。 第1章计算机基础知识及性能评价
1.1计算机系统概述
1.2计算机的基本结构
1.3如何提高计算机的性能
1.4硬件描述语言
1.5习题
第2章逻辑电路及VerilogHDL简介
2.1基本逻辑门和常用逻辑门
2.2用VerilogHDL实现基本的逻辑操作
2.3逻辑门的CMOS晶体管实现以及晶体管级的verilogHDL
2.4种风格的VerilogHDL描述
2.5常用的组合电路及其设计
2.6时序电路的设计方法
2.7习题
第3章计算机算法及其VerilogHDL实现
3.1进制整数
3.2加减法算法及VerilogHDL实现
3.3乘法算法及VerilogHDL实现
3.4除法算法及VerilogHDL实现
3.5开方算法及VerilogHDL实现
3.6习题
第4章指令系统及ALU设计
4.1指令系统结构
4.2MIPS指令格式和通用寄存器定义
……
第5章单周期CPU及其VerilogHDL设计
第6章异常和中断处理及其电路实现
第7章多周期CPU及其VerilogHDL设计
第8章流水线CPU及其VerilogHDL设计
第9章浮点算法及FPUVerilogHDL设计
第10章带有FPU的流水线CPU及其VerilogHDL设计
第11章多线程CPU及其VerilogHDL设计
第12章存储器和虚拟存储器管理
第13章带有Cache及TLB和FPU的CPU设计
第14章多核CPU及其VerilogHDL设计
第15章输入／输出接口及设计
第16章高性能计算机及互联网络设计
参考文献
图索引
表索引
术语索引
-
内容简介:
《计算机原理与设计：VerilogHDL版》讲述计算机原理、计算机设计以及如何用VerilogHDL实现设计。主要内容包括计算机基础知识及性能评价方法；数字电路及VerilogHDL简介；计算机加、减、乘、除及开方的各种算法（包括WallaceTree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法）及其VerilogHDL实现；指令系统结构和ALU及多端口寄存器堆的VerilogHDL设计；单周期、多周期和流水线CPU的VerilogHDL设计；精确中断和异常处理及其电路实现；浮点算法及带有浮点部件FPU的流水线CPU的VerilogHDL设计；多线程CPU的VerilogHDL设计；存储器、Cache和虚拟存储器管理以及带有Cache、TLB和FPU的CPU设计；多核CPU的VerilogHDL设计：异步通信接口UART、PS／2键盘与鼠标接口、视频图像阵列VGA接口、I2C串行总线接口和PCI并行总线接口的VerilogHDL设计；高性能计算机及互联网络设计。书中的VerilogHDL源代码基本上都附有功能仿真波形，以便加深对计算机原理的理解和对计算机设计方法的掌握。
《计算机原理与设计：VerilogHDL版》可用作高等院校计算机及信息专业本科生和研究生教材，也可供自学者阅读。
-
目录:
第1章计算机基础知识及性能评价
1.1计算机系统概述
1.2计算机的基本结构
1.3如何提高计算机的性能
1.4硬件描述语言
1.5习题
第2章逻辑电路及VerilogHDL简介
2.1基本逻辑门和常用逻辑门
2.2用VerilogHDL实现基本的逻辑操作
2.3逻辑门的CMOS晶体管实现以及晶体管级的verilogHDL
2.4种风格的VerilogHDL描述
2.5常用的组合电路及其设计
2.6时序电路的设计方法
2.7习题
第3章计算机算法及其VerilogHDL实现
3.1进制整数
3.2加减法算法及VerilogHDL实现
3.3乘法算法及VerilogHDL实现
3.4除法算法及VerilogHDL实现
3.5开方算法及VerilogHDL实现
3.6习题
第4章指令系统及ALU设计
4.1指令系统结构
4.2MIPS指令格式和通用寄存器定义
……
第5章单周期CPU及其VerilogHDL设计
第6章异常和中断处理及其电路实现
第7章多周期CPU及其VerilogHDL设计
第8章流水线CPU及其VerilogHDL设计
第9章浮点算法及FPUVerilogHDL设计
第10章带有FPU的流水线CPU及其VerilogHDL设计
第11章多线程CPU及其VerilogHDL设计
第12章存储器和虚拟存储器管理
第13章带有Cache及TLB和FPU的CPU设计
第14章多核CPU及其VerilogHDL设计
第15章输入／输出接口及设计
第16章高性能计算机及互联网络设计
参考文献
图索引
表索引
术语索引
查看详情
-
八五品
上海市奉贤区
平均发货11小时
成功完成率95.08%
-
九品
湖北省武汉市
平均发货6小时
成功完成率95.96%
-
八五品
湖南省湘潭市
平均发货8小时
成功完成率96.98%
-
八品
北京市通州区
平均发货10小时
成功完成率92.75%
-
八五品
浙江省嘉兴市
平均发货24小时
成功完成率71.83%
-
八五品
天津市武清区
平均发货8小时
成功完成率93.01%
-
九五品
北京市朝阳区
平均发货29小时
成功完成率85.62%
占位居中
