数字逻辑电路分析与设计教程（第2版）/21世纪高等学校电子信息工程规划教材
出版时间:
2017-01
版次:
2
ISBN:
9787302457282
定价:
29.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
210页
字数:
340千字
正文语种:
简体中文
20人买过
-
本书以数字逻辑为基础，全面介绍了数字电路的基本理论、分析方法、综合方法和实际应用。本书共分8章，第1章介绍数制之间的转换及常用的编码；第2章介绍逻辑代数及逻辑化简的基本方法；第3章介绍几个常用的组合逻辑模块的应用；第4章和第5章介绍时序电路的分析、设计方法和中规模逻辑模块的应用；第6章介绍数/模和模/数转换电路；第7章介绍可编程逻辑器件的原理及应用；第8章以大量例题为背景介绍硬件描述语言VHDL。每章后面附有相应的习题。
本书可作为高等学校通信、电气、电子信息、计算机、自动化等专业的大学本科教材，也可供其他从事电子技术工作的工程技术人员参考。
第1章数字电路基础
1.1数字信号与数字电路
1.1.1数字信号
1.1.2数字电路
1.2数值
1.2.1各种进制的表示
1.2.2各种进制之间的转换
1.3二值编码
1.3.1带符号数的表示
1.3.2常用的二十进制码
1.3.3n位十进制数的BCD码表示及8421 BCD码的加/减法
1.4逻辑关系
1.4.1基本逻辑关系
1.4.2复合逻辑关系
1.5逻辑关系与数字电路
习题1
第2章逻辑函数与组合电路基础
2.1逻辑代数
2.1.1逻辑代数的基本公式
2.1.2逻辑代数的基本规则
2.1.3逻辑函数的公式法化简
2.2逻辑函数的标准形式
2.2.1最小项与最小项表达式
2.2.2最大项与最大项表达式
2.2.3最小项与最大项的关系
2.3卡诺图及其化简
2.3.1卡诺图
2.3.2逻辑函数与卡诺图
2.3.3用卡诺图化简逻辑函数
2.3.4对具有无关项的逻辑函数的化简
2.4组合电路的设计基础
2.4.1编码器的设计
2.4.2译码器的设计
2.4.3数据选择器的设计
2.4.4数值比较器的设计
2.4.52位加法器的设计
习题2
第3章组合逻辑电路设计
3.1集成逻辑电路的电气特性
3.1.1集成电路的主要电气指标
3.1.2逻辑电路的输出结构
3.1.3芯片使用中注意的问题
3.1.4正、负逻辑极性
3.1.5常用门电路
3.2常用组合逻辑模块
3.2.14位并行加法器
3.2.2数值比较器
3.2.3译码器
3.2.4数据选择器
3.2.5总线收发器
3.3应用实例
3.4险象与竞争
3.4.1险象的分类
3.4.2不考虑延迟时的电路输出
3.4.3逻辑险象及其消除
3.4.4功能险象
3.4.5动态险象
习题3
第4章时序电路基础
4.1集成触发器
4.1.1基本RS触发器
4.1.2钟控RS触发器
4.1.3D触发器
4.1.4JK触发器
4.2触发器的应用
4.2.1D触发器的应用
4.2.2JK触发器的应用
4.2.3异步计数器
4.3同步时序逻辑电路
4.3.1时序逻辑电路的基本概念
4.3.2米里型电路的分析举例
4.3.3莫尔型电路分析举例
4.3.4自启动
4.4集成计数器及其应用
4.4.1集成计数器
4.4.2任意模计数器
4.4.3计数器的扩展
4.4.4集成计数器应用举例
4.5集成移位寄存器及其应用
4.5.1集成移位寄存器
4.5.2移位型计数器
4.5.3移位寄存器在数据转换中的应用
习题4
第5章同步时序电路和数字系统设计
5.1同步时序电路的基本设计方法
5.1.1原始状态图和状态表的建立
5.1.2用触发器实现状态分配
5.1.3导出触发器的激励方程和输出方程
5.2用“触发器组合状态法”设计同步时序逻辑电路
5.2.1写出编码状态表
5.2.2化简触发器激励函数的卡诺图
5.2.3画出逻辑图
5.3用“触发器直接状态法”设计同步时序逻辑电路
5.3.1触发器状态的直接分配
5.3.2做出逻辑次态表
5.3.3导出各触发器的激励方程和电路的输出方程
5.3.4画出逻辑图
5.4同步时序电路中的时钟偏移
5.4.1时钟偏移现象
5.4.2时钟偏移的后果
5.4.3防止时钟偏移的方法
习题5
第6章集成ADC和DAC的基本原理与结构
6.1集成数模转换器
6.1.1二进制权电阻网络DAC
6.1.2二进制T形电阻网络DAC
6.2DAC的主要技术参数
6.2.1最小输出电压和满量程输出电压
6.2.2分辨率
6.2.3转换误差和产生原因
6.2.4DAC的建立时间
6.3集成模数转换器
6.3.1ADC的处理过程
6.3.2并行型 ADC
6.3.3逐次比较逼近型ADC
6.3.4双积分型ADC
6.4ADC的主要技术参数
习题6
第7章可编程逻辑器件及其应用基础
7.1PLD的基本原理
7.1.1PLD的基本组成
7.1.2PLD的编程和阵列结构
7.1.3PLD的逻辑符号
7.2只读存储器
7.2.1ROM的组成原理
7.2.2ROM在组合逻辑设计中的应用
7.3可编程逻辑阵列
7.3.1组合逻辑PLA电路
7.3.2时序逻辑PLA电路
习题7
第8章硬件描述语言基础
8.1硬件描述语言概述
8.2VHDL语言描述数字系统的基本方法
8.2.1VHDL库和包
8.2.2实体描述语句
8.2.3结构体描述
8.3VHDL中的赋值、判断和循环语句
8.3.1信号和变量的赋值语句
8.3.2IFELSE语句
8.3.3CASE语句
8.3.4LOOP语句
8.3.5NEXT、EXIT语句
8.4进程语句
8.5VHDL设计组合逻辑电路举例
8.6VHDL设计时序逻辑电路举例
8.6.1时钟信号的描述
8.6.2触发器的同步和非同步复位的描述
习题8
主要参考文献
-
内容简介:
本书以数字逻辑为基础，全面介绍了数字电路的基本理论、分析方法、综合方法和实际应用。本书共分8章，第1章介绍数制之间的转换及常用的编码；第2章介绍逻辑代数及逻辑化简的基本方法；第3章介绍几个常用的组合逻辑模块的应用；第4章和第5章介绍时序电路的分析、设计方法和中规模逻辑模块的应用；第6章介绍数/模和模/数转换电路；第7章介绍可编程逻辑器件的原理及应用；第8章以大量例题为背景介绍硬件描述语言VHDL。每章后面附有相应的习题。
本书可作为高等学校通信、电气、电子信息、计算机、自动化等专业的大学本科教材，也可供其他从事电子技术工作的工程技术人员参考。
-
目录:
第1章数字电路基础
1.1数字信号与数字电路
1.1.1数字信号
1.1.2数字电路
1.2数值
1.2.1各种进制的表示
1.2.2各种进制之间的转换
1.3二值编码
1.3.1带符号数的表示
1.3.2常用的二十进制码
1.3.3n位十进制数的BCD码表示及8421 BCD码的加/减法
1.4逻辑关系
1.4.1基本逻辑关系
1.4.2复合逻辑关系
1.5逻辑关系与数字电路
习题1
第2章逻辑函数与组合电路基础
2.1逻辑代数
2.1.1逻辑代数的基本公式
2.1.2逻辑代数的基本规则
2.1.3逻辑函数的公式法化简
2.2逻辑函数的标准形式
2.2.1最小项与最小项表达式
2.2.2最大项与最大项表达式
2.2.3最小项与最大项的关系
2.3卡诺图及其化简
2.3.1卡诺图
2.3.2逻辑函数与卡诺图
2.3.3用卡诺图化简逻辑函数
2.3.4对具有无关项的逻辑函数的化简
2.4组合电路的设计基础
2.4.1编码器的设计
2.4.2译码器的设计
2.4.3数据选择器的设计
2.4.4数值比较器的设计
2.4.52位加法器的设计
习题2
第3章组合逻辑电路设计
3.1集成逻辑电路的电气特性
3.1.1集成电路的主要电气指标
3.1.2逻辑电路的输出结构
3.1.3芯片使用中注意的问题
3.1.4正、负逻辑极性
3.1.5常用门电路
3.2常用组合逻辑模块
3.2.14位并行加法器
3.2.2数值比较器
3.2.3译码器
3.2.4数据选择器
3.2.5总线收发器
3.3应用实例
3.4险象与竞争
3.4.1险象的分类
3.4.2不考虑延迟时的电路输出
3.4.3逻辑险象及其消除
3.4.4功能险象
3.4.5动态险象
习题3
第4章时序电路基础
4.1集成触发器
4.1.1基本RS触发器
4.1.2钟控RS触发器
4.1.3D触发器
4.1.4JK触发器
4.2触发器的应用
4.2.1D触发器的应用
4.2.2JK触发器的应用
4.2.3异步计数器
4.3同步时序逻辑电路
4.3.1时序逻辑电路的基本概念
4.3.2米里型电路的分析举例
4.3.3莫尔型电路分析举例
4.3.4自启动
4.4集成计数器及其应用
4.4.1集成计数器
4.4.2任意模计数器
4.4.3计数器的扩展
4.4.4集成计数器应用举例
4.5集成移位寄存器及其应用
4.5.1集成移位寄存器
4.5.2移位型计数器
4.5.3移位寄存器在数据转换中的应用
习题4
第5章同步时序电路和数字系统设计
5.1同步时序电路的基本设计方法
5.1.1原始状态图和状态表的建立
5.1.2用触发器实现状态分配
5.1.3导出触发器的激励方程和输出方程
5.2用“触发器组合状态法”设计同步时序逻辑电路
5.2.1写出编码状态表
5.2.2化简触发器激励函数的卡诺图
5.2.3画出逻辑图
5.3用“触发器直接状态法”设计同步时序逻辑电路
5.3.1触发器状态的直接分配
5.3.2做出逻辑次态表
5.3.3导出各触发器的激励方程和电路的输出方程
5.3.4画出逻辑图
5.4同步时序电路中的时钟偏移
5.4.1时钟偏移现象
5.4.2时钟偏移的后果
5.4.3防止时钟偏移的方法
习题5
第6章集成ADC和DAC的基本原理与结构
6.1集成数模转换器
6.1.1二进制权电阻网络DAC
6.1.2二进制T形电阻网络DAC
6.2DAC的主要技术参数
6.2.1最小输出电压和满量程输出电压
6.2.2分辨率
6.2.3转换误差和产生原因
6.2.4DAC的建立时间
6.3集成模数转换器
6.3.1ADC的处理过程
6.3.2并行型 ADC
6.3.3逐次比较逼近型ADC
6.3.4双积分型ADC
6.4ADC的主要技术参数
习题6
第7章可编程逻辑器件及其应用基础
7.1PLD的基本原理
7.1.1PLD的基本组成
7.1.2PLD的编程和阵列结构
7.1.3PLD的逻辑符号
7.2只读存储器
7.2.1ROM的组成原理
7.2.2ROM在组合逻辑设计中的应用
7.3可编程逻辑阵列
7.3.1组合逻辑PLA电路
7.3.2时序逻辑PLA电路
习题7
第8章硬件描述语言基础
8.1硬件描述语言概述
8.2VHDL语言描述数字系统的基本方法
8.2.1VHDL库和包
8.2.2实体描述语句
8.2.3结构体描述
8.3VHDL中的赋值、判断和循环语句
8.3.1信号和变量的赋值语句
8.3.2IFELSE语句
8.3.3CASE语句
8.3.4LOOP语句
8.3.5NEXT、EXIT语句
8.4进程语句
8.5VHDL设计组合逻辑电路举例
8.6VHDL设计时序逻辑电路举例
8.6.1时钟信号的描述
8.6.2触发器的同步和非同步复位的描述
习题8
主要参考文献
查看详情
-
八五品
湖北省孝感市
平均发货8小时
成功完成率95.63%
-
八五品
山东省枣庄市
平均发货10小时
成功完成率93.84%
-
八五品
安徽省滁州市
平均发货15小时
成功完成率87.24%
-
八五品
河南省鹤壁市
平均发货11小时
成功完成率95.14%
-
八五品
山东省滨州市
平均发货10小时
成功完成率92.6%
-
八五品
山西省运城市
平均发货12小时
成功完成率91.26%
-
八五品
河南省鹤壁市
平均发货11小时
成功完成率93.77%
-
八五品
山东省滨州市
平均发货11小时
成功完成率91.18%
-
八五品
河南省鹤壁市
平均发货10小时
成功完成率95.44%
-
八五品
山东省济南市
平均发货10小时
成功完成率94.21%
-
八五品
湖北省孝感市
平均发货7小时
成功完成率91.6%
-
八五品
山东省济南市
平均发货8小时
成功完成率91.47%
-
八五品
山东省枣庄市
平均发货8小时
成功完成率92.13%
-
八五品
河南省郑州市
平均发货8小时
成功完成率91.33%
-
八五品
山东省济南市
平均发货10小时
成功完成率87.3%
-
10
八五品
重庆市沙坪坝区
平均发货8小时
成功完成率90.22%
-
八五品
四川省成都市
平均发货10小时
成功完成率90.21%
-
八五品
山东省枣庄市
平均发货8小时
成功完成率92.76%
-
八五品
重庆市沙坪坝区
平均发货8小时
成功完成率90.07%
-
八五品
山东省滨州市
平均发货10小时
成功完成率93.03%
-
八五品
重庆市南岸区
平均发货15小时
成功完成率88.69%
-
八五品
重庆市南岸区
平均发货15小时
成功完成率79.91%
-
2
八五品
江西省南昌市
平均发货9小时
成功完成率90.06%
-
7
八品
上海市宝山区
平均发货4小时
成功完成率97.37%
-
八五品
-
八五品
湖北省孝感市
平均发货9小时
成功完成率94.59%
-
八五品
湖北省孝感市
平均发货10小时
成功完成率96.56%
-
九品
江西省吉安市
平均发货31小时
成功完成率83.99%
-
2024-01 印刷
印次: 1
九五品
北京市朝阳区
平均发货10小时
成功完成率70.82%
-
九品
江西省吉安市
平均发货39小时
成功完成率81.93%
-
九五品
北京市通州区
平均发货23小时
成功完成率81.15%
-
九五品
天津市武清区
平均发货24小时
成功完成率82.5%
占位居中
