Xilinx ISE Design Suite10.x FPGA开发指南：逻辑设计篇
出版时间:
2008-11
版次:
1
ISBN:
9787115187369
定价:
59.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
409页
正文语种:
简体中文
31人买过
-
本书以XilinxFPGA逻辑开发流程为主线，以浅入深出、图文并茂的方式，全面、详细地介绍了Xilinx公司的终极开发套件ISEDesignSuite10.1中逻辑开发的操作方法，并精选了多个实际开发案例进行深入讲解。书中内容结合了作者多年的实际开发经验，具有很高的实践指导价值。
本书针对性较强，可满足实际工程开发的需求。本书可作为电子和通信工程师的实用工具书，还可作为高等院校通信工程、电子工程、计算机以及微电子与集成电路等相关专业的高年级本科生以及研究生的教材和学习参考书。 第1章 FPGA开发基础知识
1.1 可编程逻辑器件基础
1.1.1 可编程逻辑器件概述
1.1.2 可编程逻辑器件的发展历史
1.1.3 可编程逻辑器件开发工具
1.2 FPGA器件的基础知识
1.2.1 FPGA芯片的基本工作原理
1.2.2 XilinxFPGA的基本架构
1.2.3 典型的FPGA开发流程
1.2.4 基于FPGA的SoC设计方法
1.2.5 FPGA芯片与设计的性能指标
1.3 本章小结
第2章 XilinxFPGA资源简介
2.1 Xilinx最新FPGA
2.1.1 高端平台Virtex5系列
2.1.2 中低端平台Spartan3E系列
2.2 Xilinx主流芯片介绍
2.2.1 XilinxFPGA芯片介绍
2.2.2 XilinxPROM芯片介绍
2.2.3 Xilinx芯片的选型
2.3 XilinxFPGA的开发资源
2.3.1 XilinxFPGA在通信领域中的解决方案
2.3.2 XilinxFPGA在汽车电子领域中的解决方案
2.3.3 XilinxFPGA在工业/科学/医疗领域中的解决方案
2.3.4 XilinxFPGA在宇航和国防领域中的解决方案
2.3.5 XilinxFPGA在其他领域中的解决方案
2.4 XilinxFPGA的电子文档资源
2.4.1 Xilinx官方文档分类
2.4.2 ISE软件自带文档
2.4.3 Xilinx电子文档资源的搜索技巧
2.4.4 FPGA设计人员的进阶路线
2.5 XilinxFPGA芯片管脚解读
2.5.1 FPGA芯片的封装形式
2.5.2 FPGA芯片的管脚介绍
2.5.3 FPGA芯片管脚的分配策略
2.6 本章小结
第3章 新一代开发工具ISEDesignSuite10.1
3.1 ISEDesignSuite10.1简介
3.1.1 ISEDesignSuite10.1综述
3.1.2 ISEDesignSuite10.1的创新特性
3.2 ISEDesignSuite10.1主要组件
3.2.1 ISEFoundation
3.2.2 EDK开发工具
3.2.3 DSP工具
3.2.4 ChipScopePro
3.2.5 PlanAhead
3.3 本章小结
第4章 ISEFoundation基本组件
4.1 ISEFoundation的介绍与安装
4.1.1 ISEFoundation简要介绍
4.1.2 ISE软件的安装
4.1.3 ISE软件的基本操作
4.1.4 ISE软件的开发操作流程
4.2 基于ISE的工程建立与设计输入
4.2.1 新建工程
4.2.2 HDL代码输入
4.2.3 状态机的输入与验证
4.2.4 原理图输入法
4.2.5 代码模板的使用
4.2.6 XilinxIPCore的使用
4.3 基于ISE的仿真
4.3.1 基于波形测试法的仿真
4.3.2 基于HDL测试代码的仿真
4.4 基于ISE的综合与实现
4.4.1 基于XilinxXST的综合
4.4.2 基于ISE的实现
4.4.3 基于目标和用户策略的设计方法
4.4.4 基于SmartXplorer/Xplorer的实现技术
4.4.5 基于SmartCompile的设计保存技术
4.5 用户约束文件
4.5.1 约束文件的基本知识
4.5.2 UCF文件的语法说明
4.5.3 管脚和区域约束语法
4.5.4 时序约束语法
4.6 管脚和区域约束工具FloorplanEditor
4.6.1 FloorplanEditor功能简介
4.6.2 利用PACE完成管脚分配
4.6.3 使用FloorplanEditor完成管脚分配和区域约束
4.6.4 FloorplanEditor的其他功能
4.7 时序约束工具ConstraintsEditor
4.7.1 ConstraintsEditor功能简介
4.7.2 利用ConstraintsEditor添加时序约束
4.7.3 利用ConstraintsEditor添加分组约束
4.7.4 利用ConstraintsEditor添加专用约束
4.8 基于ISE的器件配置
4.8.1 FPGA配置电路
4.8.2 iMPACT参数设置
4.8.3 配置FPGA器件
4.8.4 配置PROM器件
4.9 本章小结
第5章 ISEFoundation高级组件
5.1 在线逻辑分析仪ChipScopePro
5.1.1 ChipScopePro工具简介
5.1.2 ChipScopeCoreGenerator使用说明
5.1.3 ChipScopeCoreInserter使用说明
5.1.4 ChipScopeCoreAnalyzer使用说明
5.1.5 ChipScopeProSerialI/OToolkit使用说明
5.1.6 ChipScopePro应用实例
5.2 平面布局规划器PlanAhead
5.2.1 PlanAhead10.1的安装及新特性
5.2.2 PlanAhead设计流程
5.2.3 利用PinAhead进行I/O引脚规划
5.2.4 使用ExploreAhead优化实现结果
5.3 时序分析器TimingAnalyzer
5.3.1 时序分析基础
5.3.2 XilinxFPGA中的时钟资源
5.3.3 ISE时序分析器的软件操作
5.3.4 TimingAnalyzer应用实例
5.4 布局规划器Floorplanner
5.4.1 Floorplanner简介
5.4.2 Floorplanner软件操作
5.4.3 Floorplanner应用实例
5.5 底层编辑器FPGAEditor
5.5.1 FPGAEditor简介
5.5.2 FPGAEditor软件操作
5.5.3 FPGAEditor应用实例
5.6 功耗分析工具XPower
5.6.1 功耗分析简介
5.6.2 XPower估计器
5.6.3 XPower分析器
5.6.4 低功耗设计技术
5.6.5 XPower分析器应用实例
5.7 本章小结
第6章 ISE与第三方软件
6.1 ModelSim仿真软件的使用
6.1.1 ModelSim仿真软件的安装
6.1.2 在ModelSim中指定Xilinx的仿真库
6.1.3 ModelSim的基本操作
6.1.4 ModelSim的高级操作
6.2 综合工具SynplifyPro
6.2.1 SynplifyPro综合软件的安装
6.2.2 SynplifyPro的使用
6.3 ISE与MATLAB的联合使用
6.3.1 利用MATLAB辅助FPGA的逻辑设计
6.3.2 利用MATLAB完成DSP系统开发
6.3.3 利用MATLAB自动生成滤波器代码
6.4 本章小结
第7章 FPGA底层单元与逻辑开发实例
7.1 FPGA底层单元开发
7.1.1 Xilinx全局时钟网络的使用
7.1.2 DCM模块的使用
7.1.3 Xilinx内嵌块存储器的使用
7.1.4 硬核乘加器DSP48的使用
7.2 FPGA常用IPCore使用实例
7.2.1 Cordic算法IPCore的使用
7.2.2 FFT算法IPCore的使用
7.2.3 FIR滤波器IPCore的使用
7.3 开发实例-LMS算法的Verilog实现
7.3.1 LMS算法的原理
7.3.2 LMS算法的MATLAB实现
7.3.3 LMS算法的FPGA实现
7.3.4 LMS算法的软件调试
7.4 本章小结
附录 VerilogHDL语言基础
参考文献
-
内容简介:
本书以XilinxFPGA逻辑开发流程为主线，以浅入深出、图文并茂的方式，全面、详细地介绍了Xilinx公司的终极开发套件ISEDesignSuite10.1中逻辑开发的操作方法，并精选了多个实际开发案例进行深入讲解。书中内容结合了作者多年的实际开发经验，具有很高的实践指导价值。
本书针对性较强，可满足实际工程开发的需求。本书可作为电子和通信工程师的实用工具书，还可作为高等院校通信工程、电子工程、计算机以及微电子与集成电路等相关专业的高年级本科生以及研究生的教材和学习参考书。
-
目录:
第1章 FPGA开发基础知识
1.1 可编程逻辑器件基础
1.1.1 可编程逻辑器件概述
1.1.2 可编程逻辑器件的发展历史
1.1.3 可编程逻辑器件开发工具
1.2 FPGA器件的基础知识
1.2.1 FPGA芯片的基本工作原理
1.2.2 XilinxFPGA的基本架构
1.2.3 典型的FPGA开发流程
1.2.4 基于FPGA的SoC设计方法
1.2.5 FPGA芯片与设计的性能指标
1.3 本章小结
第2章 XilinxFPGA资源简介
2.1 Xilinx最新FPGA
2.1.1 高端平台Virtex5系列
2.1.2 中低端平台Spartan3E系列
2.2 Xilinx主流芯片介绍
2.2.1 XilinxFPGA芯片介绍
2.2.2 XilinxPROM芯片介绍
2.2.3 Xilinx芯片的选型
2.3 XilinxFPGA的开发资源
2.3.1 XilinxFPGA在通信领域中的解决方案
2.3.2 XilinxFPGA在汽车电子领域中的解决方案
2.3.3 XilinxFPGA在工业/科学/医疗领域中的解决方案
2.3.4 XilinxFPGA在宇航和国防领域中的解决方案
2.3.5 XilinxFPGA在其他领域中的解决方案
2.4 XilinxFPGA的电子文档资源
2.4.1 Xilinx官方文档分类
2.4.2 ISE软件自带文档
2.4.3 Xilinx电子文档资源的搜索技巧
2.4.4 FPGA设计人员的进阶路线
2.5 XilinxFPGA芯片管脚解读
2.5.1 FPGA芯片的封装形式
2.5.2 FPGA芯片的管脚介绍
2.5.3 FPGA芯片管脚的分配策略
2.6 本章小结
第3章 新一代开发工具ISEDesignSuite10.1
3.1 ISEDesignSuite10.1简介
3.1.1 ISEDesignSuite10.1综述
3.1.2 ISEDesignSuite10.1的创新特性
3.2 ISEDesignSuite10.1主要组件
3.2.1 ISEFoundation
3.2.2 EDK开发工具
3.2.3 DSP工具
3.2.4 ChipScopePro
3.2.5 PlanAhead
3.3 本章小结
第4章 ISEFoundation基本组件
4.1 ISEFoundation的介绍与安装
4.1.1 ISEFoundation简要介绍
4.1.2 ISE软件的安装
4.1.3 ISE软件的基本操作
4.1.4 ISE软件的开发操作流程
4.2 基于ISE的工程建立与设计输入
4.2.1 新建工程
4.2.2 HDL代码输入
4.2.3 状态机的输入与验证
4.2.4 原理图输入法
4.2.5 代码模板的使用
4.2.6 XilinxIPCore的使用
4.3 基于ISE的仿真
4.3.1 基于波形测试法的仿真
4.3.2 基于HDL测试代码的仿真
4.4 基于ISE的综合与实现
4.4.1 基于XilinxXST的综合
4.4.2 基于ISE的实现
4.4.3 基于目标和用户策略的设计方法
4.4.4 基于SmartXplorer/Xplorer的实现技术
4.4.5 基于SmartCompile的设计保存技术
4.5 用户约束文件
4.5.1 约束文件的基本知识
4.5.2 UCF文件的语法说明
4.5.3 管脚和区域约束语法
4.5.4 时序约束语法
4.6 管脚和区域约束工具FloorplanEditor
4.6.1 FloorplanEditor功能简介
4.6.2 利用PACE完成管脚分配
4.6.3 使用FloorplanEditor完成管脚分配和区域约束
4.6.4 FloorplanEditor的其他功能
4.7 时序约束工具ConstraintsEditor
4.7.1 ConstraintsEditor功能简介
4.7.2 利用ConstraintsEditor添加时序约束
4.7.3 利用ConstraintsEditor添加分组约束
4.7.4 利用ConstraintsEditor添加专用约束
4.8 基于ISE的器件配置
4.8.1 FPGA配置电路
4.8.2 iMPACT参数设置
4.8.3 配置FPGA器件
4.8.4 配置PROM器件
4.9 本章小结
第5章 ISEFoundation高级组件
5.1 在线逻辑分析仪ChipScopePro
5.1.1 ChipScopePro工具简介
5.1.2 ChipScopeCoreGenerator使用说明
5.1.3 ChipScopeCoreInserter使用说明
5.1.4 ChipScopeCoreAnalyzer使用说明
5.1.5 ChipScopeProSerialI/OToolkit使用说明
5.1.6 ChipScopePro应用实例
5.2 平面布局规划器PlanAhead
5.2.1 PlanAhead10.1的安装及新特性
5.2.2 PlanAhead设计流程
5.2.3 利用PinAhead进行I/O引脚规划
5.2.4 使用ExploreAhead优化实现结果
5.3 时序分析器TimingAnalyzer
5.3.1 时序分析基础
5.3.2 XilinxFPGA中的时钟资源
5.3.3 ISE时序分析器的软件操作
5.3.4 TimingAnalyzer应用实例
5.4 布局规划器Floorplanner
5.4.1 Floorplanner简介
5.4.2 Floorplanner软件操作
5.4.3 Floorplanner应用实例
5.5 底层编辑器FPGAEditor
5.5.1 FPGAEditor简介
5.5.2 FPGAEditor软件操作
5.5.3 FPGAEditor应用实例
5.6 功耗分析工具XPower
5.6.1 功耗分析简介
5.6.2 XPower估计器
5.6.3 XPower分析器
5.6.4 低功耗设计技术
5.6.5 XPower分析器应用实例
5.7 本章小结
第6章 ISE与第三方软件
6.1 ModelSim仿真软件的使用
6.1.1 ModelSim仿真软件的安装
6.1.2 在ModelSim中指定Xilinx的仿真库
6.1.3 ModelSim的基本操作
6.1.4 ModelSim的高级操作
6.2 综合工具SynplifyPro
6.2.1 SynplifyPro综合软件的安装
6.2.2 SynplifyPro的使用
6.3 ISE与MATLAB的联合使用
6.3.1 利用MATLAB辅助FPGA的逻辑设计
6.3.2 利用MATLAB完成DSP系统开发
6.3.3 利用MATLAB自动生成滤波器代码
6.4 本章小结
第7章 FPGA底层单元与逻辑开发实例
7.1 FPGA底层单元开发
7.1.1 Xilinx全局时钟网络的使用
7.1.2 DCM模块的使用
7.1.3 Xilinx内嵌块存储器的使用
7.1.4 硬核乘加器DSP48的使用
7.2 FPGA常用IPCore使用实例
7.2.1 Cordic算法IPCore的使用
7.2.2 FFT算法IPCore的使用
7.2.3 FIR滤波器IPCore的使用
7.3 开发实例-LMS算法的Verilog实现
7.3.1 LMS算法的原理
7.3.2 LMS算法的MATLAB实现
7.3.3 LMS算法的FPGA实现
7.3.4 LMS算法的软件调试
7.4 本章小结
附录 VerilogHDL语言基础
参考文献
查看详情
-
七五品
北京市海淀区
平均发货17小时
成功完成率93.34%
-
九五品
-
八五品
湖北省孝感市
平均发货10小时
成功完成率93.49%
-
九品
-
2008-11 印刷
印次: 1
九品
河北省保定市
平均发货14小时
成功完成率97.35%
-
2008-11 印刷
印次: 1
九品
北京市石景山区
平均发货15小时
成功完成率94.4%
-
九五品
北京市通州区
平均发货31小时
成功完成率83.76%
-
九五品
江苏省南京市
平均发货29小时
成功完成率85.22%
-
九品
北京市西城区
平均发货6小时
成功完成率97.4%
-
2008-11 印刷
印次: 1
八品
安徽省蚌埠市
平均发货12小时
成功完成率97.6%
-
九品
北京市昌平区
平均发货13小时
成功完成率96.96%
-
九品
北京市昌平区
平均发货22小时
成功完成率86.94%
-
九品
北京市东城区
平均发货25小时
成功完成率87.81%
-
九品
河南省郑州市
平均发货5小时
成功完成率95.82%
-
九品
北京市海淀区
平均发货6小时
成功完成率97.67%
-
九品
四川省成都市
平均发货8小时
成功完成率95.8%
-
八五品
四川省成都市
平均发货7小时
成功完成率97.38%
-
九品
河南省郑州市
平均发货8小时
成功完成率83.02%
-
九品
河南省郑州市
平均发货8小时
成功完成率83.02%
-
九品
河南省郑州市
平均发货5小时
成功完成率95.82%
-
九五品
吉林省延边朝鲜族自治州
平均发货12小时
成功完成率89.13%
占位居中
