高等学校通用教材：Verilog SOPC高级实验教程
出版时间:
2009-09
版次:
1
ISBN:
9787811248821
定价:
33.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
258页
正文语种:
简体中文
6人买过
-
《VerilogSOPC高级实验教程》是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。《VerilogSOPC高级实验教程》通过由浅入深的10个实验，详细地介绍了ModelSim6.0和QuartusⅡ8.1的操作步骤，扼要地介绍了QuartusⅡ8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器NiosⅡ等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。为了使阐述的内容更加具体，本教程中的每个实验均选用AlteraFPGA（型号为CycloneⅡEP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。VerilogSOPC高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。
《VerilogSOPC高级实验教程》可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。 第1讲ModelSimSE6.0的操作1
1.1创建设计文件的目录2
1.2编写RTL代码3
1.3编写测试代码3
1.4开始RTL仿真前的准备工作4
1.5编译前的准备、编译和加载5
1.6波形观察器的设置5
1.7仿真的运行控制5
总结6
思考题6
第2讲Quartus8.1入门8
2.1QuartusⅡ的基本操作知识8
2.2QuartusⅡ的在线帮助9
2.3建立新的设计项目9
2.4用线路原理图为输入设计电路12
2.4.1图块编辑器的使用12
2.4.2线路原理图文件与Verilog文件之间的转换16
2.5编译器的使用16
2.6对已设计的电路进行仿真19
2.7对已布局布线的电路进行时序仿真20
总结21
思考题21
第3讲用Altera器件实现电路23
3.1用CycloneⅡFPGA实现电路23
3.2芯片的选择24
3.3项目的编译26
3.4在FPGA中实现设计的电路27
总结35
思考题35
第4讲参数化模块库的使用37
4.1在QuartusⅡ下建立引用参数化模块的目录和设计项目37
4.2在QuartusⅡ下进入设计资源引用环境37
4.3参数化加法-减法器的配置和确认38
4.4参数化加法器的编译和时序分析43
4.5复杂算术运算的硬件逻辑实现43
总结44
思考题45
第5讲锁相环模块和SignalTap的使用48
5.1在QuartusⅡ下建立引用参数化模块的目录和设计项目48
5.2在QuartusⅡ下进入设计资源引用环境49
5.3参数化锁相环的配置和确认49
5.4参数化锁相环配置后生成的Verilog代码53
5.5参数化PLL的实例引用57
5.6设计模块电路引脚的分配59
5.7用ModelSim对设计电路进行布局布线后仿真图60
5.8SignalTapⅡ的使用62
5.8.1SignalTapⅡ和其他逻辑电路调试工具的原理63
5.8.2调用SignalTapⅡ的方法63
5.8.3SignalTapⅡ的配置64
总结70
思考题71
第6讲QuartusⅡSOPCBuilder的使用73
6.1QuartusⅡSOPCBuilder的总体介绍73
6.2SOPCBuilder人机界面的介绍73
6.3将NiosⅡ处理器核添加到系统75
6.4部件之间连接的确定76
6.5系统内存部件的确定及其在系统中的添加77
6.6系统构成部件的重新命名和系统的标识符78
6.7基地址和中断请求优先级别的指定78
6.8NiosⅡ复位和异常地址的设置79
6.9NiosⅡ系统的生成79
6.10将配置好的NiosⅡ核集成到MyNiosSystem项目81
6.11用NiosⅡ软件集成开发环境IDE建立用户程序83
6.12软件代码解释87
总结88
思考题和实验88
第7讲在NiosⅡ系统中融入IP91
7.1Avalon总线概况91
7.2设计模块和信号输入电路简介92
7.2.1LED阵列显示接口的设计（leds_matrix.v）92
7.2.2按钮信号的输入（button.v）98
7.3硬件设计步骤100
7.3.1建一个目录放置设计文件100
7.3.2创建设计的组件101
7.3.3NiosⅡ系统的构成105
7.3.4对Verilog文件的归纳和编写设计项目的顶层文件108
7.3.5用.tcl文件对FPGA引脚的定义110
7.3.6对项目的编译113
7.3.7把编译生成的电路配置代码下载到FPGA114
7.4软件设计步骤114
7.4.1建立软件程序目录并调用NiosⅡIDE114
7.4.2程序的运行118
总结118
思考题119
第8讲LCD显示控制器IP的设计121
8.1LCD显示的相关概念介绍121
8.1.1位图的基础知识121
8.1.2位图的尺寸122
8.1.3位图颜色122
8.1.4地址的线性、矩形选择122
8.1.5alpha混合122
8.1.6TFT-LCD彩色显示控制时序图123
8.1.7显示器控制接口（IP）知识产权核介绍124
8.2显示控制器IP核总体结构及其与嵌入式NiosⅡ处理器核的关系125
8.3端口信号的说明127
8.4显示控制器IP核的基本操作128
8.5显示控制器IP寄存器的说明128
8.5.1寄存器总体介绍128
8.5.2控制寄存器组129
8.5.3时序寄存器组130
8.5.4背景层相关寄存器组131
8.6模块划分及模块功能简介132
8.7LCDIP模块的测试137
8.8在SOPC系统中应用LCD显示控制器IP核137
8.9构建SOPC系统145
8.10引脚分配151
8.11软件开发153
8.12软件代码解释158
总结158
思考题159
第9讲BitBLT控制器IP161
9.1图形加速及BitBLT相关概念介绍161
9.1.1位图和BitBLT162
9.1.2调色板162
9.1.3颜色扩展163
9.1.4颜色键控163
9.1.5光栅操作163
9.2BitBLT控制器IP介绍164
9.2.1BitBLT控制器IP结构和系统结构框图164
9.2.2BitBLT控制器IP寄存器说明166
9.2.3BitBLT控制器IP模块说明167
9.3BitBLT控制器IP使用示例169
9.3.1构建SOPC系统169
9.3.2引脚分配173
9.3.3软件开发176
9.3.4软件源程序182
9.3.5软件代码解释189
总结190
思考题191
第10讲复杂SOPC系统的设计192
10.1本讲使用的主要组件简介193
10.1.1LCD控制器193
10.1.2BitBLT控制器193
10.2硬件设计步骤193
10.2.1QuartusⅡ工程的建立193
10.2.2在工程中加入LCD控制器和BitBLT控制器194
10.2.3NiosⅡ系统的构成194
10.2.4编写设计项目顶层文件194
10.2.5FPGA引脚定义194
10.2.6编译和下载项目194
10.3软件开发194
10.3.1软件程序介绍194
10.3.2软件结构195
10.3.3软件源程序195
10.3.4软件代码解释203
总结203
思考题205
本书的结束语206
附录GX-SOC/SOPC专业级创新开发实验平台207
附录1GX-SOC/SOPC-DEV-LABPlatform开发实验平台概述207
附录2GX-SOC/SOPC-DEV-LABPlatform创新开发实验平台简介209
附录3GX-SOC/SOPC-DEV-LABPlatform创新开发实验平台的组成和结构210
附录4GX-SOPC-EP2C35-M672CycloneⅡ核心板硬件资源介绍253
参考文献259
-
内容简介:
《VerilogSOPC高级实验教程》是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。《VerilogSOPC高级实验教程》通过由浅入深的10个实验，详细地介绍了ModelSim6.0和QuartusⅡ8.1的操作步骤，扼要地介绍了QuartusⅡ8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器NiosⅡ等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。为了使阐述的内容更加具体，本教程中的每个实验均选用AlteraFPGA（型号为CycloneⅡEP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。VerilogSOPC高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。
《VerilogSOPC高级实验教程》可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。
-
目录:
第1讲ModelSimSE6.0的操作1
1.1创建设计文件的目录2
1.2编写RTL代码3
1.3编写测试代码3
1.4开始RTL仿真前的准备工作4
1.5编译前的准备、编译和加载5
1.6波形观察器的设置5
1.7仿真的运行控制5
总结6
思考题6
第2讲Quartus8.1入门8
2.1QuartusⅡ的基本操作知识8
2.2QuartusⅡ的在线帮助9
2.3建立新的设计项目9
2.4用线路原理图为输入设计电路12
2.4.1图块编辑器的使用12
2.4.2线路原理图文件与Verilog文件之间的转换16
2.5编译器的使用16
2.6对已设计的电路进行仿真19
2.7对已布局布线的电路进行时序仿真20
总结21
思考题21
第3讲用Altera器件实现电路23
3.1用CycloneⅡFPGA实现电路23
3.2芯片的选择24
3.3项目的编译26
3.4在FPGA中实现设计的电路27
总结35
思考题35
第4讲参数化模块库的使用37
4.1在QuartusⅡ下建立引用参数化模块的目录和设计项目37
4.2在QuartusⅡ下进入设计资源引用环境37
4.3参数化加法-减法器的配置和确认38
4.4参数化加法器的编译和时序分析43
4.5复杂算术运算的硬件逻辑实现43
总结44
思考题45
第5讲锁相环模块和SignalTap的使用48
5.1在QuartusⅡ下建立引用参数化模块的目录和设计项目48
5.2在QuartusⅡ下进入设计资源引用环境49
5.3参数化锁相环的配置和确认49
5.4参数化锁相环配置后生成的Verilog代码53
5.5参数化PLL的实例引用57
5.6设计模块电路引脚的分配59
5.7用ModelSim对设计电路进行布局布线后仿真图60
5.8SignalTapⅡ的使用62
5.8.1SignalTapⅡ和其他逻辑电路调试工具的原理63
5.8.2调用SignalTapⅡ的方法63
5.8.3SignalTapⅡ的配置64
总结70
思考题71
第6讲QuartusⅡSOPCBuilder的使用73
6.1QuartusⅡSOPCBuilder的总体介绍73
6.2SOPCBuilder人机界面的介绍73
6.3将NiosⅡ处理器核添加到系统75
6.4部件之间连接的确定76
6.5系统内存部件的确定及其在系统中的添加77
6.6系统构成部件的重新命名和系统的标识符78
6.7基地址和中断请求优先级别的指定78
6.8NiosⅡ复位和异常地址的设置79
6.9NiosⅡ系统的生成79
6.10将配置好的NiosⅡ核集成到MyNiosSystem项目81
6.11用NiosⅡ软件集成开发环境IDE建立用户程序83
6.12软件代码解释87
总结88
思考题和实验88
第7讲在NiosⅡ系统中融入IP91
7.1Avalon总线概况91
7.2设计模块和信号输入电路简介92
7.2.1LED阵列显示接口的设计（leds_matrix.v）92
7.2.2按钮信号的输入（button.v）98
7.3硬件设计步骤100
7.3.1建一个目录放置设计文件100
7.3.2创建设计的组件101
7.3.3NiosⅡ系统的构成105
7.3.4对Verilog文件的归纳和编写设计项目的顶层文件108
7.3.5用.tcl文件对FPGA引脚的定义110
7.3.6对项目的编译113
7.3.7把编译生成的电路配置代码下载到FPGA114
7.4软件设计步骤114
7.4.1建立软件程序目录并调用NiosⅡIDE114
7.4.2程序的运行118
总结118
思考题119
第8讲LCD显示控制器IP的设计121
8.1LCD显示的相关概念介绍121
8.1.1位图的基础知识121
8.1.2位图的尺寸122
8.1.3位图颜色122
8.1.4地址的线性、矩形选择122
8.1.5alpha混合122
8.1.6TFT-LCD彩色显示控制时序图123
8.1.7显示器控制接口（IP）知识产权核介绍124
8.2显示控制器IP核总体结构及其与嵌入式NiosⅡ处理器核的关系125
8.3端口信号的说明127
8.4显示控制器IP核的基本操作128
8.5显示控制器IP寄存器的说明128
8.5.1寄存器总体介绍128
8.5.2控制寄存器组129
8.5.3时序寄存器组130
8.5.4背景层相关寄存器组131
8.6模块划分及模块功能简介132
8.7LCDIP模块的测试137
8.8在SOPC系统中应用LCD显示控制器IP核137
8.9构建SOPC系统145
8.10引脚分配151
8.11软件开发153
8.12软件代码解释158
总结158
思考题159
第9讲BitBLT控制器IP161
9.1图形加速及BitBLT相关概念介绍161
9.1.1位图和BitBLT162
9.1.2调色板162
9.1.3颜色扩展163
9.1.4颜色键控163
9.1.5光栅操作163
9.2BitBLT控制器IP介绍164
9.2.1BitBLT控制器IP结构和系统结构框图164
9.2.2BitBLT控制器IP寄存器说明166
9.2.3BitBLT控制器IP模块说明167
9.3BitBLT控制器IP使用示例169
9.3.1构建SOPC系统169
9.3.2引脚分配173
9.3.3软件开发176
9.3.4软件源程序182
9.3.5软件代码解释189
总结190
思考题191
第10讲复杂SOPC系统的设计192
10.1本讲使用的主要组件简介193
10.1.1LCD控制器193
10.1.2BitBLT控制器193
10.2硬件设计步骤193
10.2.1QuartusⅡ工程的建立193
10.2.2在工程中加入LCD控制器和BitBLT控制器194
10.2.3NiosⅡ系统的构成194
10.2.4编写设计项目顶层文件194
10.2.5FPGA引脚定义194
10.2.6编译和下载项目194
10.3软件开发194
10.3.1软件程序介绍194
10.3.2软件结构195
10.3.3软件源程序195
10.3.4软件代码解释203
总结203
思考题205
本书的结束语206
附录GX-SOC/SOPC专业级创新开发实验平台207
附录1GX-SOC/SOPC-DEV-LABPlatform开发实验平台概述207
附录2GX-SOC/SOPC-DEV-LABPlatform创新开发实验平台简介209
附录3GX-SOC/SOPC-DEV-LABPlatform创新开发实验平台的组成和结构210
附录4GX-SOPC-EP2C35-M672CycloneⅡ核心板硬件资源介绍253
参考文献259
查看详情
-
全新
天津市西青区
平均发货14小时
成功完成率91.22%
-
全新
山东省泰安市
平均发货23小时
成功完成率87.07%
-
全新
江苏省南京市
平均发货5小时
成功完成率98.4%
-
全新
北京市朝阳区
平均发货31小时
成功完成率84.02%
-
全新
河北省保定市
平均发货29小时
成功完成率89.28%
-
全新
河北省保定市
平均发货26小时
成功完成率89.08%
-
全新
北京市海淀区
平均发货16小时
成功完成率88.61%
-
全新
广东省广州市
平均发货17小时
成功完成率93.89%
-
全新
北京市西城区
平均发货12小时
成功完成率94.1%
-
全新
北京市通州区
平均发货9小时
成功完成率88.76%
-
全新
北京市海淀区
平均发货9小时
成功完成率97.94%
-
全新
天津市河东区
平均发货24小时
成功完成率88.59%
-
全新
北京市丰台区
平均发货7小时
成功完成率93.2%
-
全新
广东省广州市
平均发货8小时
成功完成率91.39%
-
全新
北京市朝阳区
平均发货15小时
成功完成率79.09%
-
全新
江苏省无锡市
平均发货8小时
成功完成率96.08%
-
全新
北京市丰台区
平均发货28小时
成功完成率86.42%
-
九五品
江苏省南京市
平均发货16小时
成功完成率93.1%
-
全新
广东省广州市
平均发货10小时
成功完成率94.94%
-
全新
河北省保定市
平均发货27小时
成功完成率81.87%
-
全新
江苏省无锡市
平均发货10小时
成功完成率96.75%
-
全新
河北省保定市
平均发货28小时
成功完成率84.53%
-
全新
河北省保定市
平均发货24小时
成功完成率80.52%
-
九品
北京市海淀区
平均发货5小时
成功完成率98.17%
-
九品
北京市石景山区
平均发货11小时
成功完成率97.09%
-
全新
江苏省无锡市
平均发货9小时
成功完成率95.92%
-
全新
河北省保定市
平均发货28小时
成功完成率88.99%
-
全新
江苏省无锡市
平均发货10小时
成功完成率96.75%
-
全新
河北省保定市
平均发货15小时
成功完成率92.53%
-
全新
河北省保定市
平均发货15小时
成功完成率92.53%
-
全新
北京市顺义区
平均发货10小时
成功完成率94.58%
-
全新
河北省保定市
平均发货27小时
成功完成率86.89%
-
全新
河北省保定市
平均发货23小时
成功完成率82.49%
-
全新
河北省保定市
平均发货35小时
成功完成率86.14%
-
全新
北京市通州区
平均发货10小时
成功完成率91.48%
-
九品
吉林省长春市
平均发货13小时
成功完成率97.04%
-
全新
四川省成都市
平均发货21小时
成功完成率90.8%
-
全新
广东省广州市
平均发货7小时
成功完成率89.85%
-
全新
北京市朝阳区
平均发货12小时
成功完成率83.22%
-
全新
北京市朝阳区
平均发货12小时
成功完成率93.77%
-
全新
广东省广州市
平均发货9小时
成功完成率88.71%
-
全新
河北省保定市
平均发货14小时
成功完成率33.33%
-
全新
河北省保定市
平均发货7小时
成功完成率91.74%
-
九五品
贵州省贵阳市
平均发货16小时
成功完成率96.3%
-
全新
河北省保定市
平均发货25小时
成功完成率83.34%
-
全新
河北省保定市
平均发货30小时
成功完成率81.83%
-
全新
广东省广州市
平均发货11小时
成功完成率89.18%
-
全新
广东省广州市
平均发货11小时
成功完成率89.18%
-
全新
河北省保定市
平均发货16小时
成功完成率68.57%
-
全新
北京市顺义区
平均发货19小时
成功完成率66.85%
占位居中
