FPGA Verilog开发实战指南：基于Intel Cyclone IV（基础篇)
出版时间:
2021-03
版次:
1
ISBN:
9787111674160
定价:
199.00
装帧:
其他
开本:
其他
纸张:
胶版纸
字数:
280千字
28人买过
-
本书包括32个章节，按照先易后难的顺序进行讲解，分为硬件说明篇、软件安装篇、基础入门篇和学习强化篇四大板块。从基础的硬件介绍、软件安装到基本电路开发，手把手教学。考虑到大多数学习者为FPGA初学者，所以本书把操作中的每个步骤都尽可能详细的介绍和描述，并附上大量的截图以供学习者实操参考。 前言
硬件说明篇
第1章 初识FPGA 2
1.1 FPGA是什么 2
1.1.1 名词解释 2
1.1.2 FPGA发展历程 2
1.2 FPGA的技术优势 7
1.3 FPGA的应用方向 9
第2章 硬件开发平台详解 15
2.1 开发板简介 15
2.2 国内外FPGA产业现状 19
2.3 选择Cyclone IV的理由 20
2.4 Cyclone系列FPGA芯片的命名方法 23
2.5 FPGA内部硬件结构简介 24
2.6 FPGA内部硬件结构与代码的关系 33
2.6.1 I/O的映射 34
2.6.2 组合逻辑映射 43
2.6.3 时序逻辑映射 45
2.6.4 指定PLL的映射位置 56
软件安装篇
第3章 Quartus软件和USB-Blaster驱动安装 66
3.1 Quartus II_13.0软件的安装 66
3.2 添加器件库 72
3.3 USB-Blaster驱动器的安装 76
第4章 ModelSim软件安装 80
第5章 Visio和Notepad++软件安装 87
5.1 Visio软件的安装 87
5.2 Notepad++软件的安装 93
第6章 实现Quartus和ModelSim、Notepad++软件关联 99
6.1 Quartus II_13.0和ModelSim_10.5se软件的关联 99
6.2 Quartus II_13.0和Notepad++软件的关联 101
基础入门篇
第7章 初识Verilog HDL 106
7.1 为什么选择用Verilog HDL开发FPGA 106
7.1.1 Verilog HDL和VHDL的比较 106
7.1.2 Verilog HDL和C语言的比较 107
7.2 Verilog HDL语言的基础语法 107
7.2.1 标识符 107
7.2.2 逻辑值 108
7.2.3 常量 108
7.2.4 变量 109
7.2.5 参数 109
7.2.6 赋值语句 110
7.2.7 注释 110
7.2.8 关系运算符 111
7.2.9 归约运算符、按位运算符和逻辑运算符 111
7.2.10 移位运算符 112
7.2.11 条件运算符 112
7.2.12 优先级 112
7.2.13 位拼接运算符 113
7.2.14 if-else与case 113
7.2.15 inout双向端口 115
7.2.16 Verilog语言中的系统任务和系统函数 116
7.3 章末总结 123
第8章 点亮LED灯 124
8.1 正确的设计流程 124
8.2 工程文件夹的管理 124
8.3 一个完整的设计过程 126
8.3.1 功能简介 126
8.3.2 硬件资源 126
8.3.3 新建一个Visio文件及其配置 127
8.3.4 模块和端口信号划分 130
8.3.5 波形设计 131
8.3.6 新建工程 133
8.3.7 RTL代码的编写 140
8.3.8 代码的分析和综合 143
8.3.9 查看RTL视图 144
8.3.10 Testbench的原理 145
8.3.11 Testbench代码的编写 147
8.3.12 仿真设置 151
8.3.13 设置NativeLink 153
8.3.14 打开ModelSim观察波形 155
8.3.15 仿真波形分析 162
8.3.16 引脚约束 162
8.3.17 全编译 165
8.3.18 通过JTAG将网表下载到开发板 168
8.3.19 未使用引脚的默认设置 172
8.3.20 程序的固化 174
8.4 章末总结 185
第9章 简单组合逻辑 186
9.1 理论学习 186
9.1.1 多路选择器 186
9.1.2 译码器 186
9.1.3 半加器 187
9.2 实战演练—多路选择器 187
9.2.1 实验目标 187
9.2.2 硬件资源 187
9.2.3 程序设计 188
9.3 实战演练—译码器 198
9.3.1 实验目标 198
9.3.2 程序设计 198
9.4 实战演练—半加器 205
9.4.1 实验目标 205
9.4.2 硬件资源 205
9.4.3 程序设计 206
9.5 章末总结 211
第10章 层次化设计 213
10.1 理论学习 213
10.2 实战演练 215
10.2.1 实验目标 215
10.2.2 硬件资源 215
10.2.3 程序设计 215
10.3 章末总结 225
第11章 避免Latch的产生 226
11.1 Latch是什么 226
11.2 Latch的危害 226
11.3 几种产生Latch的情况 226
11.4 章末总结 232
第12章 时序逻辑的开始——寄存器 234
12.1 理论学习 234
12.2 实战演练 234
12.2.1 实验目标 234
12.2.2 硬件资源 235
12.2.3 程序设计 236
12.3 章末总结 243
第13章 阻塞赋值与非阻塞赋值 245
13.1 理论学习 245
13.2 阻塞赋值 246
13.3 非阻塞赋值 248
13.4 章末总结 251
第14章 计数器 252
14.1 理论学习 252
14.2 实战演练 252
14.2.1 实验目标 252
14.2.2 硬件资源 252
14.2.3 程序设计 253
14.3 章末总结 262
第15章 分频器 263
15.1 理论学习 263
15.2 实战演练一 263
15.2.1 实验目标 263
15.2.2 硬件资源 264
15.2.3 程序设计 264
15.3 实战演练二 270
15.3.1 实验目标 270
15.3.2 硬件资源 271
15.3.3 程序设计 271
15.4 章末总结 278
第16章 按键消抖模块的设计与验证 279
16.1 理论学习 279
16.1.1 硬件消抖 280
16.1
-
内容简介:
本书包括32个章节，按照先易后难的顺序进行讲解，分为硬件说明篇、软件安装篇、基础入门篇和学习强化篇四大板块。从基础的硬件介绍、软件安装到基本电路开发，手把手教学。考虑到大多数学习者为FPGA初学者，所以本书把操作中的每个步骤都尽可能详细的介绍和描述，并附上大量的截图以供学习者实操参考。
-
目录:
前言
硬件说明篇
第1章 初识FPGA 2
1.1 FPGA是什么 2
1.1.1 名词解释 2
1.1.2 FPGA发展历程 2
1.2 FPGA的技术优势 7
1.3 FPGA的应用方向 9
第2章 硬件开发平台详解 15
2.1 开发板简介 15
2.2 国内外FPGA产业现状 19
2.3 选择Cyclone IV的理由 20
2.4 Cyclone系列FPGA芯片的命名方法 23
2.5 FPGA内部硬件结构简介 24
2.6 FPGA内部硬件结构与代码的关系 33
2.6.1 I/O的映射 34
2.6.2 组合逻辑映射 43
2.6.3 时序逻辑映射 45
2.6.4 指定PLL的映射位置 56
软件安装篇
第3章 Quartus软件和USB-Blaster驱动安装 66
3.1 Quartus II_13.0软件的安装 66
3.2 添加器件库 72
3.3 USB-Blaster驱动器的安装 76
第4章 ModelSim软件安装 80
第5章 Visio和Notepad++软件安装 87
5.1 Visio软件的安装 87
5.2 Notepad++软件的安装 93
第6章 实现Quartus和ModelSim、Notepad++软件关联 99
6.1 Quartus II_13.0和ModelSim_10.5se软件的关联 99
6.2 Quartus II_13.0和Notepad++软件的关联 101
基础入门篇
第7章 初识Verilog HDL 106
7.1 为什么选择用Verilog HDL开发FPGA 106
7.1.1 Verilog HDL和VHDL的比较 106
7.1.2 Verilog HDL和C语言的比较 107
7.2 Verilog HDL语言的基础语法 107
7.2.1 标识符 107
7.2.2 逻辑值 108
7.2.3 常量 108
7.2.4 变量 109
7.2.5 参数 109
7.2.6 赋值语句 110
7.2.7 注释 110
7.2.8 关系运算符 111
7.2.9 归约运算符、按位运算符和逻辑运算符 111
7.2.10 移位运算符 112
7.2.11 条件运算符 112
7.2.12 优先级 112
7.2.13 位拼接运算符 113
7.2.14 if-else与case 113
7.2.15 inout双向端口 115
7.2.16 Verilog语言中的系统任务和系统函数 116
7.3 章末总结 123
第8章 点亮LED灯 124
8.1 正确的设计流程 124
8.2 工程文件夹的管理 124
8.3 一个完整的设计过程 126
8.3.1 功能简介 126
8.3.2 硬件资源 126
8.3.3 新建一个Visio文件及其配置 127
8.3.4 模块和端口信号划分 130
8.3.5 波形设计 131
8.3.6 新建工程 133
8.3.7 RTL代码的编写 140
8.3.8 代码的分析和综合 143
8.3.9 查看RTL视图 144
8.3.10 Testbench的原理 145
8.3.11 Testbench代码的编写 147
8.3.12 仿真设置 151
8.3.13 设置NativeLink 153
8.3.14 打开ModelSim观察波形 155
8.3.15 仿真波形分析 162
8.3.16 引脚约束 162
8.3.17 全编译 165
8.3.18 通过JTAG将网表下载到开发板 168
8.3.19 未使用引脚的默认设置 172
8.3.20 程序的固化 174
8.4 章末总结 185
第9章 简单组合逻辑 186
9.1 理论学习 186
9.1.1 多路选择器 186
9.1.2 译码器 186
9.1.3 半加器 187
9.2 实战演练—多路选择器 187
9.2.1 实验目标 187
9.2.2 硬件资源 187
9.2.3 程序设计 188
9.3 实战演练—译码器 198
9.3.1 实验目标 198
9.3.2 程序设计 198
9.4 实战演练—半加器 205
9.4.1 实验目标 205
9.4.2 硬件资源 205
9.4.3 程序设计 206
9.5 章末总结 211
第10章 层次化设计 213
10.1 理论学习 213
10.2 实战演练 215
10.2.1 实验目标 215
10.2.2 硬件资源 215
10.2.3 程序设计 215
10.3 章末总结 225
第11章 避免Latch的产生 226
11.1 Latch是什么 226
11.2 Latch的危害 226
11.3 几种产生Latch的情况 226
11.4 章末总结 232
第12章 时序逻辑的开始——寄存器 234
12.1 理论学习 234
12.2 实战演练 234
12.2.1 实验目标 234
12.2.2 硬件资源 235
12.2.3 程序设计 236
12.3 章末总结 243
第13章 阻塞赋值与非阻塞赋值 245
13.1 理论学习 245
13.2 阻塞赋值 246
13.3 非阻塞赋值 248
13.4 章末总结 251
第14章 计数器 252
14.1 理论学习 252
14.2 实战演练 252
14.2.1 实验目标 252
14.2.2 硬件资源 252
14.2.3 程序设计 253
14.3 章末总结 262
第15章 分频器 263
15.1 理论学习 263
15.2 实战演练一 263
15.2.1 实验目标 263
15.2.2 硬件资源 264
15.2.3 程序设计 264
15.3 实战演练二 270
15.3.1 实验目标 270
15.3.2 硬件资源 271
15.3.3 程序设计 271
15.4 章末总结 278
第16章 按键消抖模块的设计与验证 279
16.1 理论学习 279
16.1.1 硬件消抖 280
16.1
查看详情
-
2
全新
浙江省嘉兴市
平均发货13小时
成功完成率94.59%
-
全新
北京市房山区
平均发货21小时
成功完成率82.11%
-
全新
天津市西青区
平均发货15小时
成功完成率91.26%
-
全新
江苏省无锡市
平均发货7小时
成功完成率95.62%
-
全新
北京市房山区
平均发货17小时
成功完成率78.85%
-
全新
河北省保定市
平均发货27小时
成功完成率89.39%
-
全新
河北省保定市
平均发货28小时
成功完成率88.1%
-
5
全新
北京市丰台区
平均发货28小时
成功完成率86.29%
-
全新
天津市河北区
平均发货25小时
成功完成率85.01%
-
全新
江苏省无锡市
平均发货5小时
成功完成率98.05%
-
全新
江苏省无锡市
平均发货5小时
成功完成率97.37%
-
全新
河北省保定市
平均发货27小时
成功完成率84.68%
-
全新
天津市河东区
平均发货25小时
成功完成率88.08%
-
全新
河北省保定市
平均发货18小时
成功完成率91.43%
-
2
全新
河北省保定市
平均发货15小时
成功完成率92.03%
-
全新
北京市朝阳区
平均发货12小时
成功完成率96.74%
-
全新
河北省保定市
平均发货27小时
成功完成率88.71%
-
全新
河北省保定市
平均发货26小时
成功完成率89.77%
-
全新
江苏省无锡市
平均发货10小时
成功完成率96.77%
-
全新
河北省保定市
平均发货28小时
成功完成率90.23%
-
全新
湖北省武汉市
平均发货18小时
成功完成率90.77%
-
全新
北京市朝阳区
平均发货11小时
成功完成率96.24%
-
全新
河北省保定市
平均发货26小时
成功完成率89.96%
-
全新
广东省广州市
平均发货17小时
成功完成率95.04%
-
全新
北京市房山区
平均发货8小时
成功完成率96.14%
-
全新
北京市海淀区
平均发货9小时
成功完成率97.62%
-
全新
北京市通州区
平均发货9小时
成功完成率93.68%
-
全新
四川省成都市
平均发货7小时
成功完成率98.74%
-
全新
江苏省无锡市
平均发货15小时
成功完成率95.62%
-
全新
广东省广州市
平均发货17小时
成功完成率94.57%
-
全新
北京市通州区
平均发货9小时
成功完成率90.2%
-
全新
北京市西城区
平均发货11小时
成功完成率93.67%
-
全新
北京市顺义区
平均发货11小时
成功完成率94.15%
-
FPGA
正版新书 新华官方库房直发 可开电子发票
全新
江苏省南京市
平均发货7小时
成功完成率95.62%
-
FPGA
正版新书 新华官方库房直发 可开电子发票
全新
江苏省南京市
平均发货5小时
成功完成率98.05%
-
FPGA
正版新书 新华官方库房直发 可开电子发票
全新
江苏省南京市
平均发货14小时
成功完成率81.81%
-
全新
江苏省无锡市
平均发货8小时
成功完成率96.32%
-
2
全新
广东省广州市
平均发货17小时
成功完成率92.69%
-
全新
江苏省无锡市
平均发货15小时
成功完成率90.09%
-
2
全新
河北省保定市
平均发货28小时
成功完成率86.91%
-
全新
江苏省无锡市
平均发货15小时
成功完成率90.09%
-
2
全新
广东省广州市
平均发货16小时
成功完成率92.54%
-
2
全新
广东省广州市
平均发货7小时
成功完成率93.1%
-
全新
北京市西城区
平均发货16小时
成功完成率91.54%
-
2
全新
广东省广州市
平均发货17小时
成功完成率94.61%
-
2
全新
浙江省嘉兴市
平均发货9小时
成功完成率95.35%
-
九品
北京市海淀区
平均发货22小时
成功完成率90.04%
-
全新
北京市房山区
平均发货34小时
成功完成率82.81%
-
全新
河北省廊坊市
平均发货5小时
成功完成率94.99%
-
全新
河北省保定市
平均发货26小时
成功完成率85.96%
占位居中
