超标量处理器设计:Superscalar Risc Processor Design

超标量处理器设计:Superscalar Risc Processor Design
分享
扫描下方二维码分享到微信
打开微信,点击右上角”+“,
使用”扫一扫“即可将网页分享到朋友圈。
作者:
2014-04
版次: 1
ISBN: 9787302347071
定价: 49.00
装帧: 平装
开本: 16开
纸张: 胶版纸
页数: 373页
字数: 588千字
正文语种: 简体中文
原版书名: 超标量处理器设计
97人买过
  •   《超标量处理器设计》讲述超标量(SuperScalar)处理器的设计,现代的高性能处理器都采用了超标量结构,大至服务器和高性能PC的处理器,小至平板电脑和智能手机的处理器,无一例外。《超标量处理器设计》以超标量处理器的流水线为主线展开内容介绍。《超标量处理器设计》主要内容包括超标量处理器的背景知识、流水线、顺序执行和乱序执行两种方式的特点;Cache的一般性原理、提高Cache性能的方法以及超标量处理器中的Cache,尤其是多端口的Cache;虚拟存储器的基础知识、页表、TLB和Cache加入流水线后的工作流程;分支预测的一般性原理、在超标量处理器中使用分支预测时遇到的问题和解决方法以及如何在分支预测失败时对处理器的状态进行恢复;一般的RISC指令集体系的简单介绍;指令解码的过程,尤其是超标量处理器中的指令解码;寄存器重命名的一般性原理、重命名的方式、超标量处理器中使用寄存器重命名时遇到的问题和解决方法以及如何对寄存器重命名的过程实现状态恢复;指令的分发(Dispatch)和发射(Issue)、发射过程中的流水线、选择电路和唤醒电路的实现过程;处理器中使用的基本运算单元、旁路网络、Cluster结构以及如何对Load/Store指令的执行过程进行加速;重排序缓存(ROB)、处理器状态的管理以及超标量处理器中对异常的处理过程;经典的Alpha21264处理器的介绍。在本书中使用了一些现实世界的超标量处理器作为例子,以便于读者加深对超标量处理器的理解和认识。
      《超标量处理器设计》可用作高等院校电子及计算机专业研究生和高年级本科生教材,也可供自学者阅读。 第1章超标量处理器概览
    1.1为什么需要超标量
    1.2普通处理器的流水线
    1.2.1流水线概述
    1.2.2流水线的划分
    1.2.3指令间的相关性
    1.3超标量处理器的流水线
    1.3.1顺序执行
    1.3.2乱序执行

    第2章Cache
    2.1Cache的一般设计
    2.1.1Cache的组成方式
    2.1.2Cache的写入
    2.1.3Cache的替换策略
    2.2提高Cache的性能
    2.2.1写缓存
    2.2.2流水线
    2.2.3多级结构
    2.2.4VictimCache
    2.2.5预取
    2.3多端口Cache
    2.3.1TrueMultiport
    2.3.2MultipleCacheCopies
    2.3.3Multibanking
    2.3.4真实的例子:AMDOpteron的多端口Cache
    2.4超标量处理器的取指令

    第3章虚拟存储器
    3.1概述
    3.2地址转换
    3.2.1单级页表
    3.2.2多级页表
    3.2.3PageFault
    3.2.4小结
    3.3程序保护
    3.4加入TLB和Cache
    3.4.1TLB的设计
    3.4.2Cache的设计
    3.4.3将TLB和Cache放入流水线

    第4章分支预测
    4.1概述
    4.2分支指令的方向预测
    4.2.1基于两位饱和计数器的分支预测
    4.2.2基于局部历史的分支预测
    4.2.3基于全局历史的分支预测
    4.2.4竞争的分支预测
    4.2.5分支预测的更新
    4.3分支指令的目标地址预测
    4.3.1直接跳转类型的分支预测
    4.3.2间接跳转类型的分支预测
    4.3.3小结
    4.4分支预测失败时的恢复
    4.5超标量处理器的分支预测

    第5章指令集体系
    5.1复杂指令集和精简指令集
    5.2精简指令集概述
    5.2.1MIPS指令集
    5.2.2ARM指令集
    5.3Load/Store指令
    5.3.1Load指令
    5.3.2Store指令
    5.4计算指令
    5.4.1加减法
    5.4.2移位指令
    5.4.3逻辑指令
    5.4.4乘法指令
    5.4.5乘累加指令
    5.4.6特殊计算指令
    5.5分支指令
    5.6杂项指令
    5.7异常

    第6章指令解码
    6.1指令缓存
    6.2一般情况
    6.3特殊情况
    6.3.1分支指令的处理
    6.3.2乘累加/乘法指令的处理
    6.3.3前/后变址指令的处理
    6.3.4LDM/STM指令的处理
    6.3.5条件执行指令的处理

    第7章寄存器重命名
    7.1概述
    7.2寄存器重命名的方式
    7.2.1使用ROB进行寄存器重命名
    7.2.2将ARF扩展进行寄存器重命名
    7.2.3使用统一的PRF进行寄存器重命名
    7.3重命名映射表
    7.3.1基于SRAM的重命名映射表
    7.3.2基于CAM的重命名映射表
    7.4超标量处理器的寄存器重命名
    7.4.1解决RAW相关性
    7.4.2解决WAW相关性
    7.5寄存器重命名过程的恢复
    7.5.1使用Checkpoint
    7.5.2使用WALK
    7.5.3使用ArchitectureState
    7.6分发

    第8章发射
    8.1概述
    8.1.1集中式VS分布式
    8.1.2数据捕捉VS非数据捕捉
    8.1.3压缩VS非压缩
    8.2发射过程的流水线
    8.2.1非数据捕捉结构的流水线
    8.2.2数据捕捉结构的流水线
    8.3分配
    8.4仲裁
    8.4.11ofM的仲裁电路
    8.4.2NofM的仲裁电路
    8.5唤醒
    8.5.1单周期指令的唤醒
    8.5.2多周期指令的唤醒
    8.5.3推测唤醒

    第9章执行
    9.1概述
    9.2FU的类型
    9.2.1ALU
    9.2.2AGU
    9.2.3BRU
    9.2.4其他FU
    9.3旁路网络
    9.3.1简单设计的旁路网络
    9.3.2复杂设计的旁路网络
    9.4操作数的选择
    9.5Cluster
    9.5.1ClusterIQ
    9.5.2ClusterBypass
    9.6存储器指令的加速
    9.6.1MemoryDisambiguation
    9.6.2非阻塞Cache
    9.6.3关键字优先
    9.6.4提前开始

    第10章提交
    10.1概述
    10.2重排序缓存
    10.2.1一般结构
    10.2.2端口需求
    10.3管理处理器的状态
    10.3.1使用ROB管理指令集定义的状态
    10.3.2使用物理寄存器管理指令集定义的状态
    10.4特殊情况的处理
    10.4.1分支预测失败的处理
    10.4.2异常的处理
    10.4.3中断的处理
    10.4.4Store指令的处理
    10.4.5指令离开流水线的限制

    第11章真实世界的例子:Alpha21264处理器
    11.1概述
    11.2取指令和分支预测
    11.2.1line/way的预测
    11.2.2分支预测
    11.3寄存器重命名
    11.4发射
    11.5执行单元
    11.5.1整数的执行单元
    11.5.2浮点数的执行单元
    11.6存储器的访问
    11.6.1SpeculativeDisambiguation
    11.6.2Loadhit/missPrediction
    11.7退休
    11.8结论
    参考文献
  • 内容简介:
      《超标量处理器设计》讲述超标量(SuperScalar)处理器的设计,现代的高性能处理器都采用了超标量结构,大至服务器和高性能PC的处理器,小至平板电脑和智能手机的处理器,无一例外。《超标量处理器设计》以超标量处理器的流水线为主线展开内容介绍。《超标量处理器设计》主要内容包括超标量处理器的背景知识、流水线、顺序执行和乱序执行两种方式的特点;Cache的一般性原理、提高Cache性能的方法以及超标量处理器中的Cache,尤其是多端口的Cache;虚拟存储器的基础知识、页表、TLB和Cache加入流水线后的工作流程;分支预测的一般性原理、在超标量处理器中使用分支预测时遇到的问题和解决方法以及如何在分支预测失败时对处理器的状态进行恢复;一般的RISC指令集体系的简单介绍;指令解码的过程,尤其是超标量处理器中的指令解码;寄存器重命名的一般性原理、重命名的方式、超标量处理器中使用寄存器重命名时遇到的问题和解决方法以及如何对寄存器重命名的过程实现状态恢复;指令的分发(Dispatch)和发射(Issue)、发射过程中的流水线、选择电路和唤醒电路的实现过程;处理器中使用的基本运算单元、旁路网络、Cluster结构以及如何对Load/Store指令的执行过程进行加速;重排序缓存(ROB)、处理器状态的管理以及超标量处理器中对异常的处理过程;经典的Alpha21264处理器的介绍。在本书中使用了一些现实世界的超标量处理器作为例子,以便于读者加深对超标量处理器的理解和认识。
      《超标量处理器设计》可用作高等院校电子及计算机专业研究生和高年级本科生教材,也可供自学者阅读。
  • 目录:
    第1章超标量处理器概览
    1.1为什么需要超标量
    1.2普通处理器的流水线
    1.2.1流水线概述
    1.2.2流水线的划分
    1.2.3指令间的相关性
    1.3超标量处理器的流水线
    1.3.1顺序执行
    1.3.2乱序执行

    第2章Cache
    2.1Cache的一般设计
    2.1.1Cache的组成方式
    2.1.2Cache的写入
    2.1.3Cache的替换策略
    2.2提高Cache的性能
    2.2.1写缓存
    2.2.2流水线
    2.2.3多级结构
    2.2.4VictimCache
    2.2.5预取
    2.3多端口Cache
    2.3.1TrueMultiport
    2.3.2MultipleCacheCopies
    2.3.3Multibanking
    2.3.4真实的例子:AMDOpteron的多端口Cache
    2.4超标量处理器的取指令

    第3章虚拟存储器
    3.1概述
    3.2地址转换
    3.2.1单级页表
    3.2.2多级页表
    3.2.3PageFault
    3.2.4小结
    3.3程序保护
    3.4加入TLB和Cache
    3.4.1TLB的设计
    3.4.2Cache的设计
    3.4.3将TLB和Cache放入流水线

    第4章分支预测
    4.1概述
    4.2分支指令的方向预测
    4.2.1基于两位饱和计数器的分支预测
    4.2.2基于局部历史的分支预测
    4.2.3基于全局历史的分支预测
    4.2.4竞争的分支预测
    4.2.5分支预测的更新
    4.3分支指令的目标地址预测
    4.3.1直接跳转类型的分支预测
    4.3.2间接跳转类型的分支预测
    4.3.3小结
    4.4分支预测失败时的恢复
    4.5超标量处理器的分支预测

    第5章指令集体系
    5.1复杂指令集和精简指令集
    5.2精简指令集概述
    5.2.1MIPS指令集
    5.2.2ARM指令集
    5.3Load/Store指令
    5.3.1Load指令
    5.3.2Store指令
    5.4计算指令
    5.4.1加减法
    5.4.2移位指令
    5.4.3逻辑指令
    5.4.4乘法指令
    5.4.5乘累加指令
    5.4.6特殊计算指令
    5.5分支指令
    5.6杂项指令
    5.7异常

    第6章指令解码
    6.1指令缓存
    6.2一般情况
    6.3特殊情况
    6.3.1分支指令的处理
    6.3.2乘累加/乘法指令的处理
    6.3.3前/后变址指令的处理
    6.3.4LDM/STM指令的处理
    6.3.5条件执行指令的处理

    第7章寄存器重命名
    7.1概述
    7.2寄存器重命名的方式
    7.2.1使用ROB进行寄存器重命名
    7.2.2将ARF扩展进行寄存器重命名
    7.2.3使用统一的PRF进行寄存器重命名
    7.3重命名映射表
    7.3.1基于SRAM的重命名映射表
    7.3.2基于CAM的重命名映射表
    7.4超标量处理器的寄存器重命名
    7.4.1解决RAW相关性
    7.4.2解决WAW相关性
    7.5寄存器重命名过程的恢复
    7.5.1使用Checkpoint
    7.5.2使用WALK
    7.5.3使用ArchitectureState
    7.6分发

    第8章发射
    8.1概述
    8.1.1集中式VS分布式
    8.1.2数据捕捉VS非数据捕捉
    8.1.3压缩VS非压缩
    8.2发射过程的流水线
    8.2.1非数据捕捉结构的流水线
    8.2.2数据捕捉结构的流水线
    8.3分配
    8.4仲裁
    8.4.11ofM的仲裁电路
    8.4.2NofM的仲裁电路
    8.5唤醒
    8.5.1单周期指令的唤醒
    8.5.2多周期指令的唤醒
    8.5.3推测唤醒

    第9章执行
    9.1概述
    9.2FU的类型
    9.2.1ALU
    9.2.2AGU
    9.2.3BRU
    9.2.4其他FU
    9.3旁路网络
    9.3.1简单设计的旁路网络
    9.3.2复杂设计的旁路网络
    9.4操作数的选择
    9.5Cluster
    9.5.1ClusterIQ
    9.5.2ClusterBypass
    9.6存储器指令的加速
    9.6.1MemoryDisambiguation
    9.6.2非阻塞Cache
    9.6.3关键字优先
    9.6.4提前开始

    第10章提交
    10.1概述
    10.2重排序缓存
    10.2.1一般结构
    10.2.2端口需求
    10.3管理处理器的状态
    10.3.1使用ROB管理指令集定义的状态
    10.3.2使用物理寄存器管理指令集定义的状态
    10.4特殊情况的处理
    10.4.1分支预测失败的处理
    10.4.2异常的处理
    10.4.3中断的处理
    10.4.4Store指令的处理
    10.4.5指令离开流水线的限制

    第11章真实世界的例子:Alpha21264处理器
    11.1概述
    11.2取指令和分支预测
    11.2.1line/way的预测
    11.2.2分支预测
    11.3寄存器重命名
    11.4发射
    11.5执行单元
    11.5.1整数的执行单元
    11.5.2浮点数的执行单元
    11.6存储器的访问
    11.6.1SpeculativeDisambiguation
    11.6.2Loadhit/missPrediction
    11.7退休
    11.8结论
    参考文献
查看详情
12
相关图书 / 更多
超标量处理器设计:Superscalar Risc Processor Design
八十本书环游地球
大卫·丹穆若什 著;宋明炜 译
超标量处理器设计:Superscalar Risc Processor Design
中国山水画对谈录(跟随十位大师,走近山水画世界)
许钦松 编著
超标量处理器设计:Superscalar Risc Processor Design
鼓楼新悦.采香者:世界香水之源
[法]多米尼克·罗克(Dominique Roques) 著;王祎慈 译;乔溪 审校
超标量处理器设计:Superscalar Risc Processor Design
中国龙的发明:近现代中国形象的域外变迁
施爱东 后浪
超标量处理器设计:Superscalar Risc Processor Design
重构契丹早期史 新锐学者关于契丹早期历史全新力作 苗润博 北京大学人文学科文库·北大中国史研究丛书
苗润博 著
超标量处理器设计:Superscalar Risc Processor Design
我能帮上什么忙?(万镜·现象)
戴维·戈德布卢姆;皮尔·布莱登
超标量处理器设计:Superscalar Risc Processor Design
石上众生:巴蜀石窟与古代供养人
萧易
超标量处理器设计:Superscalar Risc Processor Design
宴飨万年:文物中的中华饮食文化史(足不出户看国博古代饮食文化展,感受跨越万年的烟火气)
王辉
超标量处理器设计:Superscalar Risc Processor Design
普林斯顿大学生物图鉴 :真菌(地球分解者)
[美]布里特·艾伦·邦亚德 著;陈伟 译;中国国家地理·图书 出品
超标量处理器设计:Superscalar Risc Processor Design
影子母亲:保姆、换工与育儿中的微观政治(薄荷实验)
[美]卡梅隆·林·麦克唐纳 著;杨可 译
超标量处理器设计:Superscalar Risc Processor Design
城的中国史(许宏新作品 考古大家写小书)
许宏
超标量处理器设计:Superscalar Risc Processor Design
克洛德·夏布罗尔 法国电影新浪潮运动开创者夏布罗尔导演评传
若埃尔·马尼(Jo.l Magny) 著;谢强 译
您可能感兴趣 / 更多
超标量处理器设计:Superscalar Risc Processor Design
营销破局:玩转营销十八般武艺
姚永斌;黄志东