新编数字逻辑电路（第2版）/普通高等院校电子信息系列教材·广西壮族自治区优秀教材
出版时间:
2013-06
版次:
2
ISBN:
9787563534968
定价:
37.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
282页
正文语种:
简体中文
18人买过
-
《新编数字逻辑电路（第2版）/普通高等院校电子信息系列教材·广西壮族自治区优秀教材》共10章，包括数制与编码、逻辑代数和硬件描述语言基础、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数/模和模/数转换、半导体存储器和可编程逻辑器件。 第1章数制与编码
1.1概述
1.1.1模拟电子技术和数字电子技术
1.1.2脉冲信号和数字信号
1.1.3数字电路的特点
1.2数制及其转换
1.2.1数制
1.2.2数制之间的转换
1.3编码
1.3.1二十进制编码
1.3.2字符编码
1.4数字系统的eda设计流程
1.4.1设计准备
1.4.2设计输入
1.4.3设计处理
1.4.4设计校验
1.4.5器件编程
1.4.6器件测试和设计验证
本章小结
思考题
第2章逻辑代数和硬件描述语言基础
2.1逻辑代数基本概念
2.1.1逻辑常量和逻辑变量
2.1.2基本逻辑和复合逻辑
2.1.3逻辑函数的表示方法
2.1.4逻辑函数的相等
2.2逻辑代数的运算法则
2.2.1逻辑代数的基本公式
2.2.2逻辑代数的基本定理
2.2.3逻辑代数的常用公式
2.2.4异或运算公式
2.3逻辑函数的表达式
2.3.2逻辑函数的标准表达式
2.4逻辑函数的简化法
2.4.1逻辑函数简化的意义
2.4.2逻辑函数的公式简化法
2.4.3逻辑函数的卡诺图简化法
2.5veriloghdl基础
2.5.1veriloghdl设计模块的基本结构
2.5.2veriloghdl的词法
2.5.3veriloghdl的语句
2.5.4不同抽象级别的veriloghdl模型
本章小结
思考题
第3章门电路
3.1概述
3.2晶体二极管和三极管的开关特性
3.2.1晶体二极管的开关特性
3.2.2晶体三极管的开关特性
3.3分立元件门
3.3.1二极管与门
3.3.2二极管或门
3.3.3三极管非门
3.3.4复合逻辑门
3.3.5正逻辑和负逻辑
3.4ttl集成门
3.4.1ttl集成与非门
3.4.2ttl与非门的外部特性
3.4.3ttl与非门的主要参数
3.4.4ttl与非门的改进电路
3.4.5ttl其他类型的集成电路
3.4.6ttl集成电路多余输入端的处理
3.4.7ttl电路的系列产品
3.5其他类型的双极型集成电路
3.5.1ecl电路
3.5.2i2l电路
3.6mos集成门
3.6.1mos管
3.6.2mos反相器
3.6.3mos门
3.6.4cmos门的外部特性
3.7基于veriloghdl的门电路设计
3.7.1用assign语句建模方法实现门电路的描述
3.7.2用门级元件例化建模方式来描述门电路
本章小结
思考题
第4章组合逻辑电路
4.1概述
4.1.1组合逻辑电路的结构和特点
4.1.2组合逻辑电路的分析方法
4.1.3组合逻辑电路的设计方法
4.2若干常用的组合逻辑电路
4.2.1算术运算电路
4.2.2编码器
4.2.3译码器
4.2.4数据选择器
4.2.5数值比较器
4.2.6奇偶校验器
4.3组合逻辑电路设计
4.3.1采用中规模集成部件实现组合逻辑电路
4.3.2基于veriloghdl的组合逻辑电路的设计
4.4组合逻辑电路的竞争-冒险现象
本章小结
思考题
第5章触发器
5.1概述
5.2基本rs触发器
5.2.1由与非门构成的基本rs触发器
5.2.2由或非门构成的基本rs触发器
5.3钟控触发器
5.3.1钟控rs触发器
5.3.2钟控d型触发器
5.3.3钟控jk触发器
5.3.4钟控t型触发器
5.3.5钟控t’触发器
5.4集成触发器
5.4.1主从结构jk触发器
5.4.2边沿jk触发器
5.4.3维持-阻塞结构集成触发器
5.5触发器之间的转换
5.5.1用jk触发器实现其他类型触发器
5.5.2用d触发器实现其他类型触发器
5.6基于veriloghdl的触发器设计
5.6.1基本rs触发器的设计
5.6.2d锁存器的设计
5.6.3d触发器的设计
5.6.4jk触发器的设计
本章小结
思考题
第6章时序逻辑电路
6.1概述
6.1.1时序逻辑电路的结构和特点
6.1.2时序逻辑电路功能的描述方法
6.1.3时序逻辑电路的分析方法
6.1.4同步时序逻辑电路和异步时序逻辑电路
6.2寄存器和移位寄存器
6.2.1寄存器
6.2.2移位寄存器
6.2.3集成移位寄存器
6.3计数器
6.3.1同步计数器的分析
6.3.2异步计数器的分析
6.3.3集成计数器
6.4时序逻辑电路的设计
6.4.1同步计数器的设计
6.4.2异步计数器的设计
6.4.3移存型计数器的设计
6.4.4一般同步时序逻辑电路的设计
6.5基于veriloghdl的时序逻辑电路的设计
6.5.1数码寄存器的设计
6.5.2移位寄存器的设计
6.5.3计数器的设计
6.5.4顺序脉冲发生器的设计
6.5.5序列信号发生器的设计
6.5.6序列信号检测器的设计
本章小结
思考题
第7章脉冲单元电路
7.1概述
7.1.1脉冲单元电路的分类、结构和波形参数
7.1.2脉冲波形参数的分析方法
7.1.3555定时器
7.2施密特触发器
7.2.1用555定时器构成施密特触发器
7.2.2集成施密特触发器
7.3单稳态触发器
7.3.1用555定时器构成单稳态触发器
7.3.2集成单稳态触发器
7.4多谐震荡器
7.4.1用555定时器构成多谐震荡器
7.4.2用门电路构成多谐震荡器
7.4.3石英晶体震荡器
7.4.4用施密特电路构成多谐震荡器
本章小结
思考题
第8章数／模和模／数转换
8.1概述
8.2数／模（d／a）转换
8.2.1d／a转换器的结构
8.2.2d／a转换器的主要技术指标
8.2.3集成d／a转换器
8.3模／数（a／d）转换
8.3.1a／d转换器的基本原理
8.3.2a／d转换器的类型
8.3.3a／d转换器的主要技术指标
8.3.4集成a／d转换器
本章小结
思考题
第9章半导体存储器
9.1概述
9.1.1半导体存储器的结构
9.1.2半导体存储器的分类
9.2随机存储器
9.2.1静态随机存储器（sram）
9.2.2动态随机存储器（dram）
9.2.3随机存储器的典型芯片
9.2.4随机存储器的扩展
9.3只读存储器
9.3.1固定rom
9.3.2可编程只读存储器
9.3.3可擦除可编程只读存储器
9.3.4rom的应用
9.3.5可编程逻辑阵列pla
9.4基于veriloghdl的存储器设计
9.4.1ram设计
9.4.2rom的设计
本章小结
思考题
第10章可编程逻辑器件
10.1pld的基本原理
10.1.1pld的分类
10.1.2阵列型pld
10.1.3现场可编程门阵列fpga
10.1.4基于查找表（lut）的结构
10.2pld的设计技术
10.2.1pld的设计方法
10.2.2pld的设计流程
10.2.3在系统可编程技术
10.2.4边界扫描技术
10.3pld的编程与配置
10.3.1cpld的isp方式编程
10.3.2使用pc的并口配置fpga
本章小结
思考题
附录国产半导体集成电路型号命名法
主要参考文献
-
内容简介:
《新编数字逻辑电路（第2版）/普通高等院校电子信息系列教材·广西壮族自治区优秀教材》共10章，包括数制与编码、逻辑代数和硬件描述语言基础、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数/模和模/数转换、半导体存储器和可编程逻辑器件。
-
目录:
第1章数制与编码
1.1概述
1.1.1模拟电子技术和数字电子技术
1.1.2脉冲信号和数字信号
1.1.3数字电路的特点
1.2数制及其转换
1.2.1数制
1.2.2数制之间的转换
1.3编码
1.3.1二十进制编码
1.3.2字符编码
1.4数字系统的eda设计流程
1.4.1设计准备
1.4.2设计输入
1.4.3设计处理
1.4.4设计校验
1.4.5器件编程
1.4.6器件测试和设计验证
本章小结
思考题
第2章逻辑代数和硬件描述语言基础
2.1逻辑代数基本概念
2.1.1逻辑常量和逻辑变量
2.1.2基本逻辑和复合逻辑
2.1.3逻辑函数的表示方法
2.1.4逻辑函数的相等
2.2逻辑代数的运算法则
2.2.1逻辑代数的基本公式
2.2.2逻辑代数的基本定理
2.2.3逻辑代数的常用公式
2.2.4异或运算公式
2.3逻辑函数的表达式
2.3.2逻辑函数的标准表达式
2.4逻辑函数的简化法
2.4.1逻辑函数简化的意义
2.4.2逻辑函数的公式简化法
2.4.3逻辑函数的卡诺图简化法
2.5veriloghdl基础
2.5.1veriloghdl设计模块的基本结构
2.5.2veriloghdl的词法
2.5.3veriloghdl的语句
2.5.4不同抽象级别的veriloghdl模型
本章小结
思考题
第3章门电路
3.1概述
3.2晶体二极管和三极管的开关特性
3.2.1晶体二极管的开关特性
3.2.2晶体三极管的开关特性
3.3分立元件门
3.3.1二极管与门
3.3.2二极管或门
3.3.3三极管非门
3.3.4复合逻辑门
3.3.5正逻辑和负逻辑
3.4ttl集成门
3.4.1ttl集成与非门
3.4.2ttl与非门的外部特性
3.4.3ttl与非门的主要参数
3.4.4ttl与非门的改进电路
3.4.5ttl其他类型的集成电路
3.4.6ttl集成电路多余输入端的处理
3.4.7ttl电路的系列产品
3.5其他类型的双极型集成电路
3.5.1ecl电路
3.5.2i2l电路
3.6mos集成门
3.6.1mos管
3.6.2mos反相器
3.6.3mos门
3.6.4cmos门的外部特性
3.7基于veriloghdl的门电路设计
3.7.1用assign语句建模方法实现门电路的描述
3.7.2用门级元件例化建模方式来描述门电路
本章小结
思考题
第4章组合逻辑电路
4.1概述
4.1.1组合逻辑电路的结构和特点
4.1.2组合逻辑电路的分析方法
4.1.3组合逻辑电路的设计方法
4.2若干常用的组合逻辑电路
4.2.1算术运算电路
4.2.2编码器
4.2.3译码器
4.2.4数据选择器
4.2.5数值比较器
4.2.6奇偶校验器
4.3组合逻辑电路设计
4.3.1采用中规模集成部件实现组合逻辑电路
4.3.2基于veriloghdl的组合逻辑电路的设计
4.4组合逻辑电路的竞争-冒险现象
本章小结
思考题
第5章触发器
5.1概述
5.2基本rs触发器
5.2.1由与非门构成的基本rs触发器
5.2.2由或非门构成的基本rs触发器
5.3钟控触发器
5.3.1钟控rs触发器
5.3.2钟控d型触发器
5.3.3钟控jk触发器
5.3.4钟控t型触发器
5.3.5钟控t’触发器
5.4集成触发器
5.4.1主从结构jk触发器
5.4.2边沿jk触发器
5.4.3维持-阻塞结构集成触发器
5.5触发器之间的转换
5.5.1用jk触发器实现其他类型触发器
5.5.2用d触发器实现其他类型触发器
5.6基于veriloghdl的触发器设计
5.6.1基本rs触发器的设计
5.6.2d锁存器的设计
5.6.3d触发器的设计
5.6.4jk触发器的设计
本章小结
思考题
第6章时序逻辑电路
6.1概述
6.1.1时序逻辑电路的结构和特点
6.1.2时序逻辑电路功能的描述方法
6.1.3时序逻辑电路的分析方法
6.1.4同步时序逻辑电路和异步时序逻辑电路
6.2寄存器和移位寄存器
6.2.1寄存器
6.2.2移位寄存器
6.2.3集成移位寄存器
6.3计数器
6.3.1同步计数器的分析
6.3.2异步计数器的分析
6.3.3集成计数器
6.4时序逻辑电路的设计
6.4.1同步计数器的设计
6.4.2异步计数器的设计
6.4.3移存型计数器的设计
6.4.4一般同步时序逻辑电路的设计
6.5基于veriloghdl的时序逻辑电路的设计
6.5.1数码寄存器的设计
6.5.2移位寄存器的设计
6.5.3计数器的设计
6.5.4顺序脉冲发生器的设计
6.5.5序列信号发生器的设计
6.5.6序列信号检测器的设计
本章小结
思考题
第7章脉冲单元电路
7.1概述
7.1.1脉冲单元电路的分类、结构和波形参数
7.1.2脉冲波形参数的分析方法
7.1.3555定时器
7.2施密特触发器
7.2.1用555定时器构成施密特触发器
7.2.2集成施密特触发器
7.3单稳态触发器
7.3.1用555定时器构成单稳态触发器
7.3.2集成单稳态触发器
7.4多谐震荡器
7.4.1用555定时器构成多谐震荡器
7.4.2用门电路构成多谐震荡器
7.4.3石英晶体震荡器
7.4.4用施密特电路构成多谐震荡器
本章小结
思考题
第8章数／模和模／数转换
8.1概述
8.2数／模（d／a）转换
8.2.1d／a转换器的结构
8.2.2d／a转换器的主要技术指标
8.2.3集成d／a转换器
8.3模／数（a／d）转换
8.3.1a／d转换器的基本原理
8.3.2a／d转换器的类型
8.3.3a／d转换器的主要技术指标
8.3.4集成a／d转换器
本章小结
思考题
第9章半导体存储器
9.1概述
9.1.1半导体存储器的结构
9.1.2半导体存储器的分类
9.2随机存储器
9.2.1静态随机存储器（sram）
9.2.2动态随机存储器（dram）
9.2.3随机存储器的典型芯片
9.2.4随机存储器的扩展
9.3只读存储器
9.3.1固定rom
9.3.2可编程只读存储器
9.3.3可擦除可编程只读存储器
9.3.4rom的应用
9.3.5可编程逻辑阵列pla
9.4基于veriloghdl的存储器设计
9.4.1ram设计
9.4.2rom的设计
本章小结
思考题
第10章可编程逻辑器件
10.1pld的基本原理
10.1.1pld的分类
10.1.2阵列型pld
10.1.3现场可编程门阵列fpga
10.1.4基于查找表（lut）的结构
10.2pld的设计技术
10.2.1pld的设计方法
10.2.2pld的设计流程
10.2.3在系统可编程技术
10.2.4边界扫描技术
10.3pld的编程与配置
10.3.1cpld的isp方式编程
10.3.2使用pc的并口配置fpga
本章小结
思考题
附录国产半导体集成电路型号命名法
主要参考文献
查看详情
-
八五品
山东省济南市
平均发货10小时
成功完成率89.44%
-
全新
河北省保定市
平均发货7小时
成功完成率91.52%
-
八五品
山东省枣庄市
平均发货10小时
成功完成率86.69%
-
八五品
广西桂林市
平均发货23小时
成功完成率83.43%
-
八五品
广西桂林市
平均发货23小时
成功完成率83.43%
-
八五品
湖北省武汉市
平均发货14小时
成功完成率79.35%
-
八五品
-
八五品
广西桂林市
平均发货23小时
成功完成率83.43%
-
八品
河南省新乡市
平均发货20小时
成功完成率74.35%
-
八五品
湖北省武汉市
平均发货24小时
成功完成率52.17%
-
八五品
广西桂林市
平均发货23小时
成功完成率83.43%
-
八五品
山东省枣庄市
平均发货8小时
成功完成率88.71%
占位居中
