“十一五”高等院校规划教材：数字逻辑原理与FPGA设计
出版时间:
2009-09
版次:
1
ISBN:
9787811248005
定价:
39.00
装帧:
平装
开本:
16开
纸张:
胶版纸
页数:
382页
字数:
554千字
正文语种:
简体中文
11人买过
-
本书系统地介绍了数字逻辑的基本原理与FPGA设计的实际应用。主要内容包括：数字系统、数制与编码、逻辑代数基础、组合逻辑电路的分析与设计、时序逻辑电路的分析与设计、可编程逻辑器件、VHDL设计基础、数字逻辑基础实验、数字系统FPGA设计实践等。通过大量设计实例详细地介绍了基于FPGA技术的数字逻辑EDA设计方法。本书共分为10章，安排习题近百道，实验题10个，综合性设计课题10个。
书中列举的设计实例都经MAX+plusII／QuartusII工具编译通过，并在GW48EDA实验系统上通过了硬件测试，可直接使用。本书所提供网上资料中包含了部分设计实例与实验题的VHDL源程序，以及综合性设计实例与设计课题参考源程序。
本书适合作为普通高等院校计算机、电子信息类专业数字逻辑和EDA课程设计的教材和实验指导书，可用于大学2～4年级学生、研究生教学及电子设计工程师技术培训的指导教材，以提供和更新其采用VHDL语言和可编程逻辑器件的电子设计方法学方面的知识和技术内容，也可供从事数字逻辑电路和系统设计的电子工程师参考。 第1章绪论
1.1数字时代
1.1.1模拟信号
1.1.2数字信号
1.2数字系统
1.2.1数字技术的优势
1.2.2数字逻辑电路
1.2.3数字系统的组成
1.2.4典型的数字系统——计算机
1.2.5数字逻辑的内容及研究方法
1.3数制及其转换
1.3.1数制
1.3.2数制转换
1.4带符号二进制数的代码表示
1.5编码
1.5.1BCD码
1.5.2格雷码
1.5.3奇偶校验码
1.5.4ASCII码
1.6习题
第2章逻辑代数基础
2.1逻辑代数的基本概念
2.1.1逻辑变量及基本运算
2.1.2逻辑表达式
2.1.3逻辑代数的公理
2.2逻辑函数
2.2.1逻辑函数的定义
2.2.2逻辑函数的表示法
2.2.3复合逻辑
2.3逻辑函数的标准形式
2.3.1最小项及最小项表达式
2.3.2最大项及最大项表达式
2.3.3逻辑函数表达式的转换方法
2.3.4逻辑函数的相等
2.4逻辑代数的重要定理
2.4.1重要定理
2.4.2重要定理与最小项、最大项之间的关系
2.5逻辑函数化简
2.5.1代数化简法
2.5.2卡诺图化简法
2.5.3具有任意项的逻辑函数的化简
2.6习题
第3章组合逻辑电路
3.1逻辑门电路的外特性
3.1.1简单逻辑门电路
3.1.2复合逻辑门电路
3.1.3门电路的主要外特性参数
3.1.4正逻辑与负逻辑
3.2组合逻辑电路分析
3.2.1组合逻辑电路的基本特点
3.2.2分析流程
3.2.3计算机中常用组合逻辑电路分析举例
3.3组合逻辑电路的设计
3.4设计方法的灵活运用
3.4.1逻辑代数法
3.4.2利用无关项简化设计
3.4.3分析设计法
3.5组合逻辑电路的险象
3.5.1险象的产生与分类
3.5.2险象的判断与消除
3.6计算机中常用的组合逻辑电路设计
3.6.18421码加法器
3.6.2七段译码器
3.6.3多路选择器与多路分配器
3.7习题
第4章时序逻辑电路分析
4.1时序逻辑电路模型
4.2触发器
4.2.1基本R-S触发器
4.2.2常用触发器
4.2.3各类触发器的相互转换
4.2.4集成触发器的主要特性参数
4.3同步时序逻辑分析
4.3.1同步时序逻辑电路描述
4.3.2同步时序逻辑分析
4.4异步时序逻辑电路分析
4.5计算机中常用的时序逻辑电路
4.5.1寄存器
4.5.2计数器
4.5.3节拍发生器
4.6习题
第5章时序逻辑电路设计
5.1同步时序逻辑设计的基本方法
5.2建立原始状态图
5.3状态化简
5.3.1状态化简的基本原理
5.3.2完全定义状态化简方法
5.4状态编码
5.4.1确定存储状态所需的触发器个数
5.4.2用相邻编码法实现状态编码
5.5确定激励函数及输出方程
5.5.1选定触发器类型
5.5.2求激励函数及输出函数
5.5.3电路的“挂起”及恢复问题
5.6脉冲异步时序电路的设计方法
5.7时序逻辑设计举例
5.7.1序列检测器设计
5.7.2计数器设计
5.7.3基于MSI器件实现任意模值计数器
5.8习题
第6章可编程逻辑器件
6.1可编程逻辑器件概述
6.1.1可编程逻辑器件的发展历程
6.1.2可编程逻辑器件分类
6.1.3可编程逻辑器件的结构
6.2简单PLD原理
6.2.1PLD中阵列的表示方法
6.2.2PROM
6.2.3PLA器件
6.2.4PAL器件
6.2.5GAL器件
6.3CPLD
6.3.1CPLD的基本结构
6.3.2Altera公司MAX系列CPLD简介
6.4FPGA
6.4.1FPGA的基本结构
6.4.2Altrea公司FPGA系列FLEX10K器件的结构
6.4.3嵌入阵列块（EmbeddedArrayBlock，EAB）
6.4.4逻辑阵列块（LogicArrayBlock，LAB）
6.4.5逻辑单元（LogicElement，LE）
……
第7章VHDL设计基础
第8章FPGA设计基础
第9章数字逻辑实验指南
第10章数字系统的FPGA设计
附录
参考文献
-
内容简介:
本书系统地介绍了数字逻辑的基本原理与FPGA设计的实际应用。主要内容包括：数字系统、数制与编码、逻辑代数基础、组合逻辑电路的分析与设计、时序逻辑电路的分析与设计、可编程逻辑器件、VHDL设计基础、数字逻辑基础实验、数字系统FPGA设计实践等。通过大量设计实例详细地介绍了基于FPGA技术的数字逻辑EDA设计方法。本书共分为10章，安排习题近百道，实验题10个，综合性设计课题10个。
书中列举的设计实例都经MAX+plusII／QuartusII工具编译通过，并在GW48EDA实验系统上通过了硬件测试，可直接使用。本书所提供网上资料中包含了部分设计实例与实验题的VHDL源程序，以及综合性设计实例与设计课题参考源程序。
本书适合作为普通高等院校计算机、电子信息类专业数字逻辑和EDA课程设计的教材和实验指导书，可用于大学2～4年级学生、研究生教学及电子设计工程师技术培训的指导教材，以提供和更新其采用VHDL语言和可编程逻辑器件的电子设计方法学方面的知识和技术内容，也可供从事数字逻辑电路和系统设计的电子工程师参考。
-
目录:
第1章绪论
1.1数字时代
1.1.1模拟信号
1.1.2数字信号
1.2数字系统
1.2.1数字技术的优势
1.2.2数字逻辑电路
1.2.3数字系统的组成
1.2.4典型的数字系统——计算机
1.2.5数字逻辑的内容及研究方法
1.3数制及其转换
1.3.1数制
1.3.2数制转换
1.4带符号二进制数的代码表示
1.5编码
1.5.1BCD码
1.5.2格雷码
1.5.3奇偶校验码
1.5.4ASCII码
1.6习题
第2章逻辑代数基础
2.1逻辑代数的基本概念
2.1.1逻辑变量及基本运算
2.1.2逻辑表达式
2.1.3逻辑代数的公理
2.2逻辑函数
2.2.1逻辑函数的定义
2.2.2逻辑函数的表示法
2.2.3复合逻辑
2.3逻辑函数的标准形式
2.3.1最小项及最小项表达式
2.3.2最大项及最大项表达式
2.3.3逻辑函数表达式的转换方法
2.3.4逻辑函数的相等
2.4逻辑代数的重要定理
2.4.1重要定理
2.4.2重要定理与最小项、最大项之间的关系
2.5逻辑函数化简
2.5.1代数化简法
2.5.2卡诺图化简法
2.5.3具有任意项的逻辑函数的化简
2.6习题
第3章组合逻辑电路
3.1逻辑门电路的外特性
3.1.1简单逻辑门电路
3.1.2复合逻辑门电路
3.1.3门电路的主要外特性参数
3.1.4正逻辑与负逻辑
3.2组合逻辑电路分析
3.2.1组合逻辑电路的基本特点
3.2.2分析流程
3.2.3计算机中常用组合逻辑电路分析举例
3.3组合逻辑电路的设计
3.4设计方法的灵活运用
3.4.1逻辑代数法
3.4.2利用无关项简化设计
3.4.3分析设计法
3.5组合逻辑电路的险象
3.5.1险象的产生与分类
3.5.2险象的判断与消除
3.6计算机中常用的组合逻辑电路设计
3.6.18421码加法器
3.6.2七段译码器
3.6.3多路选择器与多路分配器
3.7习题
第4章时序逻辑电路分析
4.1时序逻辑电路模型
4.2触发器
4.2.1基本R-S触发器
4.2.2常用触发器
4.2.3各类触发器的相互转换
4.2.4集成触发器的主要特性参数
4.3同步时序逻辑分析
4.3.1同步时序逻辑电路描述
4.3.2同步时序逻辑分析
4.4异步时序逻辑电路分析
4.5计算机中常用的时序逻辑电路
4.5.1寄存器
4.5.2计数器
4.5.3节拍发生器
4.6习题
第5章时序逻辑电路设计
5.1同步时序逻辑设计的基本方法
5.2建立原始状态图
5.3状态化简
5.3.1状态化简的基本原理
5.3.2完全定义状态化简方法
5.4状态编码
5.4.1确定存储状态所需的触发器个数
5.4.2用相邻编码法实现状态编码
5.5确定激励函数及输出方程
5.5.1选定触发器类型
5.5.2求激励函数及输出函数
5.5.3电路的“挂起”及恢复问题
5.6脉冲异步时序电路的设计方法
5.7时序逻辑设计举例
5.7.1序列检测器设计
5.7.2计数器设计
5.7.3基于MSI器件实现任意模值计数器
5.8习题
第6章可编程逻辑器件
6.1可编程逻辑器件概述
6.1.1可编程逻辑器件的发展历程
6.1.2可编程逻辑器件分类
6.1.3可编程逻辑器件的结构
6.2简单PLD原理
6.2.1PLD中阵列的表示方法
6.2.2PROM
6.2.3PLA器件
6.2.4PAL器件
6.2.5GAL器件
6.3CPLD
6.3.1CPLD的基本结构
6.3.2Altera公司MAX系列CPLD简介
6.4FPGA
6.4.1FPGA的基本结构
6.4.2Altrea公司FPGA系列FLEX10K器件的结构
6.4.3嵌入阵列块（EmbeddedArrayBlock，EAB）
6.4.4逻辑阵列块（LogicArrayBlock，LAB）
6.4.5逻辑单元（LogicElement，LE）
……
第7章VHDL设计基础
第8章FPGA设计基础
第9章数字逻辑实验指南
第10章数字系统的FPGA设计
附录
参考文献
查看详情
-
八品
重庆市江津区
平均发货6小时
成功完成率97.84%
-
九品
河北省沧州市
平均发货10小时
成功完成率96.36%
-
八五品
湖北省武汉市
平均发货8小时
成功完成率82.09%
-
八五品
黑龙江省哈尔滨市
平均发货9小时
成功完成率94.03%
-
八五品
广东省深圳市
平均发货8小时
成功完成率95.71%
-
九五品
占位居中
