数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧

数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧

分享

作者: 刘昌华著 , 张希著

出版社: 国防工业出版社

出版时间: 2009-07

版次: 2

ISBN: 9787118063615

定价: 39.00

装帧: 平装

开本: 16开

纸张: 胶版纸

页数: 336页

字数: 538千字

正文语种: 简体中文

丛书: 可编程逻辑器件快速进阶丛书

分类: 计算机与互联网

1 张插图图片

3人买过

　　《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》是作者多年从事"数字逻辑"课程教学及EDA工程实践的总结，也是湖北省教育厅教学研究项目"计算机学科教育中的分级实践教学模式研究（20050343）"的研究成果之一，《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》的体系经过了多年的本科教学实践的检验，效果很好，满足教育部高等学校计算机科学与技术专业教学指导委员会于2008年10月发布的《高等学校计算机科学与技术本科专业实践教学体系与规范》。在《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》的修订过程中，中国地质大学教授、博士生导师王典洪博士，解放军理工大学理学院电子技术实验中心主任夏汉初高级工程师，武汉工业学院计算机与信息工程系"数字逻辑"课题组的全体老师均提出了许多珍贵意见，并给予了大力支持和鼓励，在此对他们的帮助表示衷心感谢。
　　全书以数字逻辑电路和系统设计为主线，结合丰富的实例，按照由浅入深的学习规律，逐步引入相关EDA技术和工具，通俗易懂，重点突出。适合作为EDA技术、数字逻辑基础设计、课程设计的教材和指导书，也可作为高年级本科生、研究生教学及电子设计工程师技术培训用书，也可供从事数字逻辑电路和系统设计的电子工程师参考。第1章EDA概述
1.1EDA技术及其发展
1.1.1EDA技术的发展历程
1.1.2EDA技术的主要内容
1.1.3EDA技术的发展趋势
1.2硬件描述语言
1.3EDA技术的层次化设计方法与流程
1.3.1EDA技术的层次化设计方法
1.3.2基于EDA技术的数字逻辑系统设计流程
1.4EDA技术在“数字逻辑”课程中的应用
1.5EDA软件简介
1.6互联网上的EDA资源
习题

第2章可编程逻辑基础
2.1可编程逻辑器件的发展历程及特点
2.1.1可编程逻辑器件的发展历程
2.1.2可编程逻辑器件的特点
2.2可编程逻辑器件的分类
2.2.1按集成度分类
2.2.2按编程特性分类
2.2.3按结构分类
2.3简单PLD原理
2.3.1PLD中阵列的表示方法
2.3.2PROM
2.3.3PLA器件
2.3.4PAL器件
2.3.5GAL器件
2.4CPLD
2.4.1CPLD的基本结构
2.4.2Altera公司MAX系列CPLD简介
2.5FPGA
2.5.1FPGA的基本结构
2.5.2Ahera公司FPGA系列FLEX10K器件的结构
2.5.3嵌入阵列块
2.5.4逻辑阵列块
2.5.5逻辑单元
2.5.6快速通道互连
2.5.7输入输出单元
2.6可编程逻辑器件的发展趋势
2.6.1下一代可编程逻辑器件硬件上的四大发展趋势
2.6.2下一代EDA开发软件的发展趋势
2.7Ahera公司的CPLD/FPGA产品概述
习题

第3章MAX4-plusⅡ开发工具
3.1MAX+plusⅡ的主要特点
3.2MAX+plusⅡ软件设计流程
3.2.1设计输入
3.2.2设计处理
3.2.3设计校验
3.2.4器件编程
3.2.5联机求助
3.3MAX+plusⅡ在组合电路设计中的应用
3.3.1建立图形设计文件
3.3.2设计项目编译
3.3.3设计项目校验
3.3.4引脚锁定
3.3.5器件编程下载与硬件测试
3.4MAX+plusⅡ在时序逻辑电路设计中的应用
3.4.1设计输入
3.4.2设计项目校验
3.4.3引脚锁定
3.4.4器件编程下载与硬件测试
3.5参数可设置Altera宏功能模块的应用
3.5.1基于LPM-COUNTER的数控分频器设计
3.5.2基于LPM-ROM的4位乘法器设计
3.5.3基于Ahera兆功能块的4位流水线加法器的设计
3.6MAX+plusⅡ设计实例
3.7实验
实验3-1原理图输入设计8位加法器
实验3-24-16线译码器的EDA设计
实验3-3计数器的EDA设计
实验3-4原理图输入设计M=100十进制加法计数器
实验3-5M序列脉冲发生器设计
习题

第4章VHDL设计基础
4.1VHDL的基本组成
4.1.1实体
4.1.2结构体
4.1.3程序包
4.1.4库
4.1.5配置
4.2VHDL语言的基本要素
4.2.1VHDL语言的标识符
4.2.2VHDL语言的客体
4.2.3VHDL语言的数据类型
4.2.4VHDL语言的运算操作符
4.3VHDL语言的基本语句
4.3.1顺序描述语句
4.3.2并行语句
4.4常见组合逻辑电路的VHDL设计
4.4.1基本门电路设计
4.4.2编码器、译码器、选择器
4.4.3加法器
4.4.4数值比较器
4.4.5算术逻辑运算器
4.5常见时序逻辑电路的VHDL设计
4.5.1触发器
4.5.2锁存器和寄存器
4.5.3计数器
4.6基于VHDL设计方法综合举例
4.6.1移位相加8位乘法器的VHDL设计
4.6.2序列计数器的设计
4.6.3简易数字钟的设计
4.7实验
实验4-1应用VHDL完成简单组合电路设计
实验4-2应用VHDL完成简单时序电路设计
实验4-3设计合计数使能、异步复位和计数值并行预置功能的4位加法计数器
实验4-4设计移位运算器
实验4-5循环冗余校验模块设计
习题

第5章QuartusⅡ开发系统
5.1QuartllsⅡ简介
5.1.1QhlartusⅡ的特点
5.1.2QuartusⅡ系统安装许可与技术支持
5.1.3QuartusⅡ设计流程
5.2QuartusⅡ设计入门
5.2.1QuartusⅡ的启动
5.2.2设计输入
5.2.3编译综合
5.2.4仿真测试
5.2.5硬件测试
5.3QuartusⅡ设计技巧
5.3.1基于原理图输入的数字逻辑电路的QuartusⅡ设计
5.3.2基于VHDL文本输入的数字逻辑电路的QuartusⅡ设计
5.3.3基于LPM可定制宏功能模块的数字逻辑电路的QuartllsⅡ设计
5.3.4基于混合输入方式的数字逻辑电路的QuartusⅡ设计
5.4实验
实验5-1QllartusⅡ原理图输入设计法
实验5-2QuartusⅡ的VHDL文本输入设计法
实验5-38位流水加法器的EDA设计
实验5-4QuartusⅡ设计正弦信号发生器
实验5-5用EPlC6IC240c8器件设计一个4位十进制数字显示的频率计电路
习题

第6章数字系统的EDA设计
6.1数字系统的EDA层次化设计方法
6.1.1设计的层次
6.1.2自顶向下方法的含义
6.1.3自底向上方法的含义
6.2数字钟的EDA设计
6.2.1设计要求
6.2.2功能描述
6.2.3数字钟的层次化设计方案
6.2.4数字钟的顶层设计和仿真
6.2.5硬件测试
6.3数字式频率计的EDA设计
6.3.1设计要求
……
附录AGW48EDA系统使用说明
附录B电子资源说明
参考文献
内容简介:
　　《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》是作者多年从事"数字逻辑"课程教学及EDA工程实践的总结，也是湖北省教育厅教学研究项目"计算机学科教育中的分级实践教学模式研究（20050343）"的研究成果之一，《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》的体系经过了多年的本科教学实践的检验，效果很好，满足教育部高等学校计算机科学与技术专业教学指导委员会于2008年10月发布的《高等学校计算机科学与技术本科专业实践教学体系与规范》。在《数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧》的修订过程中，中国地质大学教授、博士生导师王典洪博士，解放军理工大学理学院电子技术实验中心主任夏汉初高级工程师，武汉工业学院计算机与信息工程系"数字逻辑"课题组的全体老师均提出了许多珍贵意见，并给予了大力支持和鼓励，在此对他们的帮助表示衷心感谢。
　　全书以数字逻辑电路和系统设计为主线，结合丰富的实例，按照由浅入深的学习规律，逐步引入相关EDA技术和工具，通俗易懂，重点突出。适合作为EDA技术、数字逻辑基础设计、课程设计的教材和指导书，也可作为高年级本科生、研究生教学及电子设计工程师技术培训用书，也可供从事数字逻辑电路和系统设计的电子工程师参考。
目录:
第1章EDA概述
1.1EDA技术及其发展
1.1.1EDA技术的发展历程
1.1.2EDA技术的主要内容
1.1.3EDA技术的发展趋势
1.2硬件描述语言
1.3EDA技术的层次化设计方法与流程
1.3.1EDA技术的层次化设计方法
1.3.2基于EDA技术的数字逻辑系统设计流程
1.4EDA技术在“数字逻辑”课程中的应用
1.5EDA软件简介
1.6互联网上的EDA资源
习题

第2章可编程逻辑基础
2.1可编程逻辑器件的发展历程及特点
2.1.1可编程逻辑器件的发展历程
2.1.2可编程逻辑器件的特点
2.2可编程逻辑器件的分类
2.2.1按集成度分类
2.2.2按编程特性分类
2.2.3按结构分类
2.3简单PLD原理
2.3.1PLD中阵列的表示方法
2.3.2PROM
2.3.3PLA器件
2.3.4PAL器件
2.3.5GAL器件
2.4CPLD
2.4.1CPLD的基本结构
2.4.2Altera公司MAX系列CPLD简介
2.5FPGA
2.5.1FPGA的基本结构
2.5.2Ahera公司FPGA系列FLEX10K器件的结构
2.5.3嵌入阵列块
2.5.4逻辑阵列块
2.5.5逻辑单元
2.5.6快速通道互连
2.5.7输入输出单元
2.6可编程逻辑器件的发展趋势
2.6.1下一代可编程逻辑器件硬件上的四大发展趋势
2.6.2下一代EDA开发软件的发展趋势
2.7Ahera公司的CPLD/FPGA产品概述
习题

第3章MAX4-plusⅡ开发工具
3.1MAX+plusⅡ的主要特点
3.2MAX+plusⅡ软件设计流程
3.2.1设计输入
3.2.2设计处理
3.2.3设计校验
3.2.4器件编程
3.2.5联机求助
3.3MAX+plusⅡ在组合电路设计中的应用
3.3.1建立图形设计文件
3.3.2设计项目编译
3.3.3设计项目校验
3.3.4引脚锁定
3.3.5器件编程下载与硬件测试
3.4MAX+plusⅡ在时序逻辑电路设计中的应用
3.4.1设计输入
3.4.2设计项目校验
3.4.3引脚锁定
3.4.4器件编程下载与硬件测试
3.5参数可设置Altera宏功能模块的应用
3.5.1基于LPM-COUNTER的数控分频器设计
3.5.2基于LPM-ROM的4位乘法器设计
3.5.3基于Ahera兆功能块的4位流水线加法器的设计
3.6MAX+plusⅡ设计实例
3.7实验
实验3-1原理图输入设计8位加法器
实验3-24-16线译码器的EDA设计
实验3-3计数器的EDA设计
实验3-4原理图输入设计M=100十进制加法计数器
实验3-5M序列脉冲发生器设计
习题

第4章VHDL设计基础
4.1VHDL的基本组成
4.1.1实体
4.1.2结构体
4.1.3程序包
4.1.4库
4.1.5配置
4.2VHDL语言的基本要素
4.2.1VHDL语言的标识符
4.2.2VHDL语言的客体
4.2.3VHDL语言的数据类型
4.2.4VHDL语言的运算操作符
4.3VHDL语言的基本语句
4.3.1顺序描述语句
4.3.2并行语句
4.4常见组合逻辑电路的VHDL设计
4.4.1基本门电路设计
4.4.2编码器、译码器、选择器
4.4.3加法器
4.4.4数值比较器
4.4.5算术逻辑运算器
4.5常见时序逻辑电路的VHDL设计
4.5.1触发器
4.5.2锁存器和寄存器
4.5.3计数器
4.6基于VHDL设计方法综合举例
4.6.1移位相加8位乘法器的VHDL设计
4.6.2序列计数器的设计
4.6.3简易数字钟的设计
4.7实验
实验4-1应用VHDL完成简单组合电路设计
实验4-2应用VHDL完成简单时序电路设计
实验4-3设计合计数使能、异步复位和计数值并行预置功能的4位加法计数器
实验4-4设计移位运算器
实验4-5循环冗余校验模块设计
习题

第5章QuartusⅡ开发系统
5.1QuartllsⅡ简介
5.1.1QhlartusⅡ的特点
5.1.2QuartusⅡ系统安装许可与技术支持
5.1.3QuartusⅡ设计流程
5.2QuartusⅡ设计入门
5.2.1QuartusⅡ的启动
5.2.2设计输入
5.2.3编译综合
5.2.4仿真测试
5.2.5硬件测试
5.3QuartusⅡ设计技巧
5.3.1基于原理图输入的数字逻辑电路的QuartusⅡ设计
5.3.2基于VHDL文本输入的数字逻辑电路的QuartusⅡ设计
5.3.3基于LPM可定制宏功能模块的数字逻辑电路的QuartllsⅡ设计
5.3.4基于混合输入方式的数字逻辑电路的QuartusⅡ设计
5.4实验
实验5-1QllartusⅡ原理图输入设计法
实验5-2QuartusⅡ的VHDL文本输入设计法
实验5-38位流水加法器的EDA设计
实验5-4QuartusⅡ设计正弦信号发生器
实验5-5用EPlC6IC240c8器件设计一个4位十进制数字显示的频率计电路
习题

第6章数字系统的EDA设计
6.1数字系统的EDA层次化设计方法
6.1.1设计的层次
6.1.2自顶向下方法的含义
6.1.3自底向上方法的含义
6.2数字钟的EDA设计
6.2.1设计要求
6.2.2功能描述
6.2.3数字钟的层次化设计方案
6.2.4数字钟的顶层设计和仿真
6.2.5硬件测试
6.3数字式频率计的EDA设计
6.3.1设计要求
……
附录AGW48EDA系统使用说明
附录B电子资源说明
参考文献

查看详情

相关分类

计算机理论编程与开发操作系统大数据与云计算图形图像/多媒体网站设计与网页开发网络与通讯硬件、嵌入式开发办公软件信息安全辅助设计与工程计算软件工程/开发项目管理

数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧 5-B1-2

全新

采薇标准书店

北京市通州区

平均发货17小时成功完成率88.73%

￥26.13

券

100减20

立即购买加入购物车
数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧正版二手书，图片套装的图书是其中一本，购买前请联系客服

八五品

古籍旧书院

山东省济南市

平均发货8小时成功完成率94.37%

￥47.93

券

100减20

立即购买加入购物车
数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧正版二手书，图片套装请联系客服再下单，均有笔记不影响使用，无赠品、光盘、MP150064等

八五品

诚信旧书社

山东省枣庄市

平均发货9小时成功完成率87.86%

￥43.93

券

100减20

立即购买加入购物车
9

数字逻辑EDA设计与实践－MAX+PLUSII与QUARTUSII双剑合壁刘昌华张希著国防工业出9787118063615

八五品

一亩田书院

重庆市沙坪坝区

平均发货8小时成功完成率84.31%

￥39.51

券

100减20

立即购买加入购物车不属于本条目
数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧图书皆为单本套装勿拍

八五品

读友图书旗舰店

山东省滨州市

平均发货9小时成功完成率93.85%

￥53.13

券

100减20

立即购买加入购物车
数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧图书皆为单本套装勿拍

八五品

山东淘书斋

山东省滨州市

平均发货9小时成功完成率90.58%

￥53.13

券

100减20

立即购买加入购物车
9

数字逻辑EDA设计与实践－MAX+PLUSII与QUARTUSII双剑合壁刘昌华张希著国防工业出9787118063615

八五品

嫩芽书院

四川省成都市

平均发货8小时成功完成率80.86%

￥49.51

券

100减20

立即购买加入购物车不属于本条目
7

数字逻辑EDA设计与实践（第2版）：MAX+plus2与Quartus2双剑合璧9787118063615

八五品

西安电子科技大学慧众书店

陕西省西安市

平均发货11小时成功完成率76.87%

￥17.00

券

100减20

立即购买加入购物车
数字逻辑EDA设计与实践－MAX+PLUS 9787118063615

九品

白鹭洲书院

江西省吉安市

平均发货36小时成功完成率88.35%

￥20.80

券

100减20

立即购买加入购物车不属于本条目
数字逻辑EDA设计与实践 9787118063615

九品

白鹭洲书院

江西省吉安市

平均发货36小时成功完成率88.35%

￥23.00

券

100减20

立即购买加入购物车不属于本条目