高速数字设计

作者: [美] 约翰逊著 , [美] 格雷厄姆著 , 沈立译

出版社: 电子工业出版社

出版时间: 2010-04

版次: 1

ISBN: 9787121104701

定价: 35.00

装帧: 平装

开本: 16开

纸张: 胶版纸

页数: 355页

字数: 587千字

正文语种: 简体中文

分类: 教材教辅考试>教材>大学教材>工程技术

132人买过

　　《高速数字设计》是信号完整性领域的一部经典著作，其英文版已重印超过20次。全书结合了数字和模拟电路理论，对高速数字电路系统设计中的信号完整性和EMC方面的问题进行了深入浅出的讨论和研究，其中不仅包括关于高速数字设计中EMC方面的许多实用信息，还包括许多有价值的测试技术。另外，书中详细讨论了涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。《高速数字设计》综合了数字和模拟设计技术，对数字电路设计人员提高设计技能、缩短其产品的开发周期、精通信号完整性技术等都大有裨益。
　　《高速数字设计》通俗易懂，是高速数字设计人员的必备参考书，实用性很强，独特地将理论与实践方法相结合，适合从事模拟和数字电路设计的相关人员使用。《高速数字设计》可作为大专院校相关专业师生的教学参考，对于体系结构设计人员、EMC专家、印刷电路板设计和布线专业人士也是一本极具价值的参考书。　　HowardJohnson，1982年在美国莱斯大学获得博士学位后专攻高速数字通信和数字信号处理系统的设计，在数字设计领域有近50年的经验，一直从节数字电子设计和咨询业务，服务于全球的数字工程师，并在英国牛津大学授课。第1章基础知识
1.1频率与时间
1.2时间与距离
1.3集总与分布系统
1.4关于3dB和RMS频率的解释
1.54种类型的电抗
1.6普通电容
1.7普通电感
1.8估算衰减时间的更好方法
1.8.1测量一个响应曲线下的总面积
1.8.2应用到图1.15中
1.9互容
1.9.1互容与串扰的关系
1.9.2端接电阻之间的互容
1.10互感23
1.10.1互感与串扰的关系
1.10.2磁耦合环路的反向
1.10.3容性耦合与感性耦合的比率

第2章逻辑门电路的高速特性
2.1一种年代久远的数字技术的发展历史
2.2功率
2.2.1静态和动态功耗
2.2.2驱动容性负载时的动态功耗
2.2.3叠加偏置电流产生的动态功耗
2.2.4输入功率
2.2.5内部功耗
2.2.6驱动电路功耗
2.2.7输出功耗
2.3速度
2.3.1电压突变的影响，dV/dt
2.3.2电流突变的影响，dI/dt
2.3.3电压容限
2.4封装
2.4.1引脚电感
2.4.2引脚电容
2.4.3热传导（QJC和QCA）

第3章测量技术
3.1示波器探头的上升时间和带宽
3.2探头接地环路的自感
3.2.1计算接地环路电感
3.2.2算出10%~90%上升时间
3.2.3估算电路的Q值
3.2.4结果的重要性
3.3探头接地环路检测到的假信号
3.3.1环路A的变化电流
3.3.2环路A和环路B的互感
3.3.3应用互感的定义
3.3.4磁场检测器
3.4探头是如何加重电路负载的
3.5特殊的探头构造
3.5.1自制的21:1探头
3.5.2低电感接地环路的夹具
3.5.3嵌入式探测夹具
3.6避免检测到来自探头外壳电流的信号
3.7观测一个串行数据传输系统
3.8降低系统时钟
3.9观测串扰
3.9.1关掉原始信号
3.9.2关掉串扰
3.9.3产生人为的串扰
3.10测量工作容限
3.10.1附加噪声
3.10.2宽总线的时序调整
3.10.3电源
3.10.4温度
3.10.5数据吞吐量
3.11观察亚稳态
3.11.1测量亚稳态
3.11.2理解亚稳态的特性
3.11.3长判决时间的证据
3.11.4亚稳态问题的解决方法

第4章传输线
4.1普通点对点布线的缺点
4.1.1点对点布线的信号畸变
4.1.2点对点布线的EMI
4.1.3点对点布线中的串扰
4.2无限均匀传输线
4.2.1理想的无畸变、无损耗传输线
4.2.2有损耗的传输线
4.2.3趋肤效应
4.2.4邻近效应
4.2.5介电损耗
4.3源端及负载阻抗的影响
4.3.1传输线上的反射
4.3.2末端端接
4.3.3源端端接
4.3.4短线
4.3.5不良端接传输线的建立时间
4.4传输线的特殊实例
4.4.1未端接线路
4.4.2连接在线路中间的容性负载
4.4.3等间隔的容性负载
4.4.4直角弯曲
4.4.5延迟线
4.5线路阻抗和传播延迟
4.5.1传输线参数的控制
4.5.2同轴电缆的计算公式
4.5.3双绞线的计算公式
4.5.4微带线的简单公式集
4.5.5带状线的简单公式集

第5章地平面和叠层
5.1高速电流沿着电感最小路径前进
5.2完整地平面的串扰
5.3开槽地平面的串扰
5.4平行交叉地平面的串扰
5.5指状电源和地线的串扰
5.6保护走线
5.7近端和远端串扰
5.7.1感性耦合机制
5.7.2容性耦合机制
5.7.3互感和互容的混合耦合
5.7.4近端串扰如何变成一个远端问题
5.7.5展示两线之间串扰的特征
5.7.6使用串联端接减少串扰
5.8印刷电路板如何叠层
5.8.1电源和地的规划
5.8.2机框层
5.8.3选择走线尺寸
5.8.4布线密度和走线层数
5.8.5经典层叠
5.8.6高速板的特别提示

第6章端接
6.1末端端接器
6.1.1末端端接器的上升时间
6.1.2末端端接器的直流偏置
6.1.3末端端接器中采用的其他拓扑结构
6.1.4末端端接器的功耗
6.2源端端接器
6.2.1源端端接的阻抗值
6.2.2源端端接的上升时间
6.2.3源端端接可以得到比较理想的阶跃响应
6.2.4源端端接所需的驱动电流
6.2.5源端端接的其他拓扑结构
6.2.6源端端接器的功耗
6.3中间端接器
6.4末端端接器的交流偏置
6.4.1容性端接的直流不平衡
6.4.2差分线的末端端接器
6.5电阻的选择
6.5.1端接电阻的准确性
6.5.2端接电阻的功耗
6.5.3端接电阻的串联电感
6.6端接器中的串扰
6.6.1相邻实芯电阻的串扰
6.6.2相邻表面贴装电阻的串扰
6.6.3单列直插（SIP）端接电阻的串扰

第7章通孔
7.1通孔的机械特性
7.1.1制作完成后的通孔直径
7.1.2通孔焊盘大小的要求
7.1.3间隔要求：空隙
7.1.4走线密度与通孔焊盘大小
7.2通孔的电容
7.3通孔的电感
7.4返回电流及其与通孔的关系

第8章电源系统
8.1提供稳定的电压参考
8.2分配统一的电压
8.2.1电源分配线的阻抗
8.2.2电源分配线的电感
8.2.3板级滤波
8.2.4单独集成电路的局部滤波
8.2.5电源平面和地平面的电容
8.2.6测量电源分配系统阶跃响应的测试夹具
8.3一般情形的电源分配问题
8.3.1TTL-ECL混合系统中的随机ECL错误
8.3.2分配线中的压降过大
8.3.3插入电路板时的电源脉冲干扰
8.3.4电源分配线的EMI辐射
8.4选择旁路电容
8.4.1电容的等效串联电阻和引脚电感
8.4.2电容特性与封装的关系
8.4.3表面贴装的电容
8.4.4集成电路下面安装的电容
8.4.5三种类型的电介质
8.4.6电压等级和使用期限的安全容限

第9章连接器
9.1互感——连接器如何引起串扰
9.1.1估算串扰
9.1.2如何通过接地改变返回电流路径
9.2串联电感——连接器怎样产生电磁干扰
9.3寄生电容——用在多支路总线上的连接器
9.3.1引脚到引脚的电容
9.3.2电路走线电容
9.3.3接收器和驱动器电容
9.3.4均匀间隔负载
9.3.5低速总线
9.4连接器中耦合的测量
9.4.1接地引脚和信号引脚
9.4.2脉冲发生器和源端阻抗
9.4.3传输线上的端接阻抗
9.4.4模拟接收线的源端阻抗
9.4.5匹配电阻
9.5连接器下地线的连续性
9.6采用外部连接解决EMI问题
9.6.1滤波
9.6.2屏蔽
9.6.3共模扼流圈
9.7高速应用的特殊连接器
9.7.1AMPZ型点对点连接器
9.7.2Augat点对点连接器
9.7.3Teradyne多支路总线连接器
9.8穿过连接器的差分信号
9.9连接器的电源管理特性

第10章扁平电缆254
10.1扁平电缆的信号传播
10.1.1扁平电缆的频率响应
10.1.2扁平电缆的上升时间
10.1.3测量上升时间
10.2扁平电缆的串扰
10.2.1串扰的基本计算
10.2.2多地的效果
10.2.3双绞线的效果
10.2.4串扰的测量
10.2.5扁平电缆的堆叠
10.3扁平电缆连接器
10.3.1连接器的电感
10.3.2连接器的电容
10.3.3减少寄生效应的交错连接
10.4扁平电缆的电磁干扰
10.4.1金属箔缠绕
10.4.2单面屏蔽
10.4.3折叠（圆）屏蔽电缆

第11章时钟分配
11.1定时裕量
11.2时钟偏移
11.3使用低阻抗驱动器
11.4使用低阻抗的时钟分配线
11.5多路时钟线的源端端接
11.6控制时钟线上的串扰
11.7延时的调整
11.7.1固定延时
11.7.2可调整延时
11.7.3自动可编程延时
11.8差分信号分配
11.9时钟信号的占空比
11.10消除时钟中继器的寄生电容
11.11时钟总线上时钟接收器的去耦

第12章时钟振荡器
12.1使用罐装的时钟振荡器
12.1.1频率指标
12.1.2允许的工作条件
12.1.3电气特性
12.1.4机械结构
12.1.5生产问题
12.1.6可靠性
12.1.7控制与调整
12.2时钟抖动
12.2.1时钟抖动何时事关重大
12.2.2测量时钟抖动
12.2.3测量电源的抗扰度
12.2.4时钟源的电源滤波

附录A记忆要点
附录B计算上升时间
附录CMathCad公式
参考书目
索引
内容简介:
　　《高速数字设计》是信号完整性领域的一部经典著作，其英文版已重印超过20次。全书结合了数字和模拟电路理论，对高速数字电路系统设计中的信号完整性和EMC方面的问题进行了深入浅出的讨论和研究，其中不仅包括关于高速数字设计中EMC方面的许多实用信息，还包括许多有价值的测试技术。另外，书中详细讨论了涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。《高速数字设计》综合了数字和模拟设计技术，对数字电路设计人员提高设计技能、缩短其产品的开发周期、精通信号完整性技术等都大有裨益。
　　《高速数字设计》通俗易懂，是高速数字设计人员的必备参考书，实用性很强，独特地将理论与实践方法相结合，适合从事模拟和数字电路设计的相关人员使用。《高速数字设计》可作为大专院校相关专业师生的教学参考，对于体系结构设计人员、EMC专家、印刷电路板设计和布线专业人士也是一本极具价值的参考书。
作者简介:
　　HowardJohnson，1982年在美国莱斯大学获得博士学位后专攻高速数字通信和数字信号处理系统的设计，在数字设计领域有近50年的经验，一直从节数字电子设计和咨询业务，服务于全球的数字工程师，并在英国牛津大学授课。
目录:
第1章基础知识
1.1频率与时间
1.2时间与距离
1.3集总与分布系统
1.4关于3dB和RMS频率的解释
1.54种类型的电抗
1.6普通电容
1.7普通电感
1.8估算衰减时间的更好方法
1.8.1测量一个响应曲线下的总面积
1.8.2应用到图1.15中
1.9互容
1.9.1互容与串扰的关系
1.9.2端接电阻之间的互容
1.10互感23
1.10.1互感与串扰的关系
1.10.2磁耦合环路的反向
1.10.3容性耦合与感性耦合的比率

第2章逻辑门电路的高速特性
2.1一种年代久远的数字技术的发展历史
2.2功率
2.2.1静态和动态功耗
2.2.2驱动容性负载时的动态功耗
2.2.3叠加偏置电流产生的动态功耗
2.2.4输入功率
2.2.5内部功耗
2.2.6驱动电路功耗
2.2.7输出功耗
2.3速度
2.3.1电压突变的影响，dV/dt
2.3.2电流突变的影响，dI/dt
2.3.3电压容限
2.4封装
2.4.1引脚电感
2.4.2引脚电容
2.4.3热传导（QJC和QCA）

第3章测量技术
3.1示波器探头的上升时间和带宽
3.2探头接地环路的自感
3.2.1计算接地环路电感
3.2.2算出10%~90%上升时间
3.2.3估算电路的Q值
3.2.4结果的重要性
3.3探头接地环路检测到的假信号
3.3.1环路A的变化电流
3.3.2环路A和环路B的互感
3.3.3应用互感的定义
3.3.4磁场检测器
3.4探头是如何加重电路负载的
3.5特殊的探头构造
3.5.1自制的21:1探头
3.5.2低电感接地环路的夹具
3.5.3嵌入式探测夹具
3.6避免检测到来自探头外壳电流的信号
3.7观测一个串行数据传输系统
3.8降低系统时钟
3.9观测串扰
3.9.1关掉原始信号
3.9.2关掉串扰
3.9.3产生人为的串扰
3.10测量工作容限
3.10.1附加噪声
3.10.2宽总线的时序调整
3.10.3电源
3.10.4温度
3.10.5数据吞吐量
3.11观察亚稳态
3.11.1测量亚稳态
3.11.2理解亚稳态的特性
3.11.3长判决时间的证据
3.11.4亚稳态问题的解决方法

第4章传输线
4.1普通点对点布线的缺点
4.1.1点对点布线的信号畸变
4.1.2点对点布线的EMI
4.1.3点对点布线中的串扰
4.2无限均匀传输线
4.2.1理想的无畸变、无损耗传输线
4.2.2有损耗的传输线
4.2.3趋肤效应
4.2.4邻近效应
4.2.5介电损耗
4.3源端及负载阻抗的影响
4.3.1传输线上的反射
4.3.2末端端接
4.3.3源端端接
4.3.4短线
4.3.5不良端接传输线的建立时间
4.4传输线的特殊实例
4.4.1未端接线路
4.4.2连接在线路中间的容性负载
4.4.3等间隔的容性负载
4.4.4直角弯曲
4.4.5延迟线
4.5线路阻抗和传播延迟
4.5.1传输线参数的控制
4.5.2同轴电缆的计算公式
4.5.3双绞线的计算公式
4.5.4微带线的简单公式集
4.5.5带状线的简单公式集

第5章地平面和叠层
5.1高速电流沿着电感最小路径前进
5.2完整地平面的串扰
5.3开槽地平面的串扰
5.4平行交叉地平面的串扰
5.5指状电源和地线的串扰
5.6保护走线
5.7近端和远端串扰
5.7.1感性耦合机制
5.7.2容性耦合机制
5.7.3互感和互容的混合耦合
5.7.4近端串扰如何变成一个远端问题
5.7.5展示两线之间串扰的特征
5.7.6使用串联端接减少串扰
5.8印刷电路板如何叠层
5.8.1电源和地的规划
5.8.2机框层
5.8.3选择走线尺寸
5.8.4布线密度和走线层数
5.8.5经典层叠
5.8.6高速板的特别提示

第6章端接
6.1末端端接器
6.1.1末端端接器的上升时间
6.1.2末端端接器的直流偏置
6.1.3末端端接器中采用的其他拓扑结构
6.1.4末端端接器的功耗
6.2源端端接器
6.2.1源端端接的阻抗值
6.2.2源端端接的上升时间
6.2.3源端端接可以得到比较理想的阶跃响应
6.2.4源端端接所需的驱动电流
6.2.5源端端接的其他拓扑结构
6.2.6源端端接器的功耗
6.3中间端接器
6.4末端端接器的交流偏置
6.4.1容性端接的直流不平衡
6.4.2差分线的末端端接器
6.5电阻的选择
6.5.1端接电阻的准确性
6.5.2端接电阻的功耗
6.5.3端接电阻的串联电感
6.6端接器中的串扰
6.6.1相邻实芯电阻的串扰
6.6.2相邻表面贴装电阻的串扰
6.6.3单列直插（SIP）端接电阻的串扰

第7章通孔
7.1通孔的机械特性
7.1.1制作完成后的通孔直径
7.1.2通孔焊盘大小的要求
7.1.3间隔要求：空隙
7.1.4走线密度与通孔焊盘大小
7.2通孔的电容
7.3通孔的电感
7.4返回电流及其与通孔的关系

第8章电源系统
8.1提供稳定的电压参考
8.2分配统一的电压
8.2.1电源分配线的阻抗
8.2.2电源分配线的电感
8.2.3板级滤波
8.2.4单独集成电路的局部滤波
8.2.5电源平面和地平面的电容
8.2.6测量电源分配系统阶跃响应的测试夹具
8.3一般情形的电源分配问题
8.3.1TTL-ECL混合系统中的随机ECL错误
8.3.2分配线中的压降过大
8.3.3插入电路板时的电源脉冲干扰
8.3.4电源分配线的EMI辐射
8.4选择旁路电容
8.4.1电容的等效串联电阻和引脚电感
8.4.2电容特性与封装的关系
8.4.3表面贴装的电容
8.4.4集成电路下面安装的电容
8.4.5三种类型的电介质
8.4.6电压等级和使用期限的安全容限

第9章连接器
9.1互感——连接器如何引起串扰
9.1.1估算串扰
9.1.2如何通过接地改变返回电流路径
9.2串联电感——连接器怎样产生电磁干扰
9.3寄生电容——用在多支路总线上的连接器
9.3.1引脚到引脚的电容
9.3.2电路走线电容
9.3.3接收器和驱动器电容
9.3.4均匀间隔负载
9.3.5低速总线
9.4连接器中耦合的测量
9.4.1接地引脚和信号引脚
9.4.2脉冲发生器和源端阻抗
9.4.3传输线上的端接阻抗
9.4.4模拟接收线的源端阻抗
9.4.5匹配电阻
9.5连接器下地线的连续性
9.6采用外部连接解决EMI问题
9.6.1滤波
9.6.2屏蔽
9.6.3共模扼流圈
9.7高速应用的特殊连接器
9.7.1AMPZ型点对点连接器
9.7.2Augat点对点连接器
9.7.3Teradyne多支路总线连接器
9.8穿过连接器的差分信号
9.9连接器的电源管理特性

第10章扁平电缆254
10.1扁平电缆的信号传播
10.1.1扁平电缆的频率响应
10.1.2扁平电缆的上升时间
10.1.3测量上升时间
10.2扁平电缆的串扰
10.2.1串扰的基本计算
10.2.2多地的效果
10.2.3双绞线的效果
10.2.4串扰的测量
10.2.5扁平电缆的堆叠
10.3扁平电缆连接器
10.3.1连接器的电感
10.3.2连接器的电容
10.3.3减少寄生效应的交错连接
10.4扁平电缆的电磁干扰
10.4.1金属箔缠绕
10.4.2单面屏蔽
10.4.3折叠（圆）屏蔽电缆

第11章时钟分配
11.1定时裕量
11.2时钟偏移
11.3使用低阻抗驱动器
11.4使用低阻抗的时钟分配线
11.5多路时钟线的源端端接
11.6控制时钟线上的串扰
11.7延时的调整
11.7.1固定延时
11.7.2可调整延时
11.7.3自动可编程延时
11.8差分信号分配
11.9时钟信号的占空比
11.10消除时钟中继器的寄生电容
11.11时钟总线上时钟接收器的去耦

第12章时钟振荡器
12.1使用罐装的时钟振荡器
12.1.1频率指标
12.1.2允许的工作条件
12.1.3电气特性
12.1.4机械结构
12.1.5生产问题
12.1.6可靠性
12.1.7控制与调整
12.2时钟抖动
12.2.1时钟抖动何时事关重大
12.2.2测量时钟抖动
12.2.3测量电源的抗扰度
12.2.4时钟源的电源滤波

附录A记忆要点
附录B计算上升时间
附录CMathCad公式
参考书目
索引

查看详情

高速数字设计

内容简介:

作者简介:

目录: